原创 microblaze 使用lwip协议栈的一点体会

2012-12-5 16:35 2877 1 4 分类: FPGA/CPLD

有个项目要用以太网传大量数据,spartan6+ddr3+千兆以太网,内核采用microblaze软核,逻辑搭mac,phy芯片用的88E1111。

最开始采用xilinx官方的例子XAPP1026,ISE13.1,1500数据帧下跑TCP协议大概收120Mbit/s,发110Mbit/s。但是重新编译之后,就出问题了,发送时总提示dma错误。于是自己在13.4下建立新工程,按照SP605开发板的设置向导,搭建系统,最后将时钟改成单端时钟,并且Valid一下。然后按照自己的板子更改时钟等管脚约束,就可以生成bit流了。在编译方面,Xilinx的确很费劲,一般首次要花40分钟的时间才能完成,之后的小修改大概要花10-20分钟,和Altera的Nios相比费了很多时间(5k LE的系统Nios一般3分钟就差不多了)。

硬件生成后,export到软件EDK中,生成新的硬件支持包(bsp),然后import原来的XAPP1026下面的AXI系统(raw 模式)。系统就可以跑了。测试一下网速,发送60Mbit/s,接受120Mbit/s,发送通道的设置上肯定存在某方面的问题,现在还不太明白。后来尝试一下巨帧模式(9k数据包),发送速度120Mbit/s,接收速度可以达到330Mbit/s.

广告

文章评论 3条评论)

登录后参与讨论

zthuang2011_395801558 2013-10-14 23:08

SP605 软核可以跑以太网最高100M吧

haibo2806_108981347 2013-6-9 22:55

你搜一下xapp1026,上面有sp605的以太网例程

billzhu_345737527 2013-4-3 11:23

能不能够贴下你microblaze搭建硬件平台框图,小弟现在也要做一个网络传输项目。感激不尽。
相关推荐阅读
haibo2806_108981347 2015-01-26 22:03
Xilinx FPGA的JTAG可以识别,但是不能下载bit文件,INIT_B引脚上拉电阻改为100欧姆后,正常了
        单位做了一批板子,主芯片是spartan6 LX45T,8块板子中有一块下载不了bit文件,但是可以用JTAG识别。检查了一下电源供电,配置方面的一些上拉下拉电阻均没有问题。通过示...
haibo2806_108981347 2014-02-16 22:12
Cy7c68013 的win7 驱动和SlaveFifo例程
之前用的是xp环境,用的红色飓风开发板,现在自己做的板子,改成了win7系统,可是原来的eZ-USB控制面板不能用了,搜了一下cypress的官方驱动,Cypress Suite USB 3.4....
haibo2806_108981347 2013-10-02 08:43
安装完PADS,发现orcad不能用了,提示“无法启动此程序,因为计算机中丢失 MSVCR90.dll”
  安装完PADS 9.3,发现orcad不能用了,打开orcad,提示一下错误:   --------------------------- Capture.exe - 系统错误...
haibo2806_108981347 2013-06-09 22:52
基于SATA固态硬盘的高速大容量嵌入式存储模块(80M/s数据连续写入)
        前段时间做高速大容量存储,在网上看不少牛人使用V5的FPGA直接实现SATA协议,性能也可以做的很高(200MB/s左右)。但是V5的价格太贵,更正重要的书,使用verilog实现...
haibo2806_108981347 2012-12-07 23:25
24bitAD采集芯片AD7760的使用
        AD7760是一款高速24bitAD采集芯片,采样率为78.125k-2MHz,在78.125k采样率下的动态范围120dB。我用cyclone3 FPGA控制,由于AD7760采...
我要评论
3
1
广告
关闭 热点推荐上一条 /2 下一条