原创 笔记四:深入探索发送请求

2009-10-20 17:56 2318 0 1 分类: 汽车电子

笔记四:深入探索发送请求


(写实验的笔记很伤元气的,今天就来一些比较文的吧)写这一篇的笔记时为了进一步认识的发送请求,我们都知道在TXFIFO填满报文准备向总线发送,都必须向SJA1000控制器申请发送请求,在正常模式中(验收滤波模式),自检模式中,发送请求的设置都不一样。说是要深入探索发送请求,还不如说进一步讲解数据手册里边的内容,那么开始切入真题吧。<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />



发送请求顾名思义就是在报文呈现发送准备的状态时进行发送申请的动作,在以往练习过的实验基本上接触过发送请求命令有CMR=0x40,CMR=R0x01,那么还有其它的吗?答案是肯定的。




回顾一下命令寄存器,有用的位只有前五位,亦即CMR.0~5而已。而TR(发送请求位)与AT(终止发送位)是对应的关系,这怎么说呢?当TXFIFO已是发送就绪状态,要将报文发送在总线上必须设置TR位逻辑1,一旦TR设置为逻辑1,那么它无法设置TR为逻辑0为取消发送请求,而是必须将AT设置位逻辑1


才能有效的取消发送请求。



除此之外TR,AT,SRR它们可以复合使用,复合后的效果如下:




CMR


符号


说明


0x01


TR=1


发送请求


0x02


AT=1


发送请求取消


0x10


SRR=1


自接收请求


0x03


TR=1,AT=1


一次性发送请求


0x12


SRR=1,AT=1


一次性自接收请求


0x13


SRR=1,TR=1,AT=1


与0x03等价


0x11


SRR=1,TR=1


与0x01等价



还有一点要注意,之前不是说过了当TR设置为逻辑1,除了设置AT为逻辑1为取消发送请求以外,当发送状态位为逻辑1时,TR也会自动设置位逻辑0.



那么接下来的要事就是通过实验来验证一下...自己可以尝试以不同的工作模式(自检,验收滤波),在节点发送函数CAN_TXD();设置不同的发送请求看看,结果非常有趣,例如在自检模式中,将节点发送函数设置为CMR=0x11的话,自检模式起不了作用。

广告

文章评论 1条评论)

登录后参与讨论

mingyu_nd_616967048 2009-10-26 09:22

中间的图片看不到哦!
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
1
0
广告
关闭 热点推荐上一条 /1 下一条