原创 笔记十二:错误激活状态(Error Active),错误认可状态(Error Passive)

2009-10-27 17:33 2986 0 分类: 汽车电子

笔记十二错误激活状态(Error Active),错误认可状态(Error Passive)<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


要明白错误激活状态和错误认可状态,就必须从“触发该状态的条件”入手明白。



错误激活状态,要触发,必须符合两个条件才行,就是发送错误计数器的值必须在报警限额计数器的报警限额以下,和接收错误计数器的值必须在报警限额计数器的报警限额以下



错误认可状态,要触发,必须符合一个条件,那就是随便一个错误计数器的值超过报警限额计数器的限额


我们知道硬件复位时,报警限额计数器初值为96(0x60),默认的情况下只要顺便一个错误计数器超过这个值都会进入错误认可状态



说实话错误激活状态和错误认可状态,对节点的数据发送与接送没有产生具体的效果,这怎么说呢?在使用CAN进行数据的通讯时,我们不可能使用示波器或者逻辑分析仪针对CAN帧格式进行观察(普通使用者确实不需要这么做,但是不排除另类的使用者),所以对于错误激活状态和错误认可状态,它们之间所区别是发生在“错误标示”的帧格式。(“错误标示”是什么?哎呀,这个就无视吧)



在这里我们只要知道一个信息:无论是错误激活状态还是错误认可状态,都不影响CAN节点的正常工作。


当发生发送错误,发送错误计数器就会递增,反之当发送成功,发送错误计数器就会递减。(接收错误计数器也同样)



当了解到这个程度,可能你的心里会萌出一个问题,“发送错误和接受错误的定义是什么?”,我很抱歉的说道,目前的我真的不清楚,我仅能说“不正常的发送或者接收就是发送错误和接收错误”是这样一个概念而已,如果了解过多了,怕会对CAN产生可怖感而影响学习的情绪。



错误激活状态和错误认可状态引起的事件


当进入错误激活状态时什么事情也不会发生的,反之进入错误认可状态的话结果会如下图表所示:


 


点击看大图



 


当其中一个错误计数器的值达到报警限额,该节点就会进入错误认可状态,状态寄存器的状态中的错误认可状态位ES(Error Status)置一,如果中断使能寄存器中的EPIE位置一的话,错误认可中断位EP1就会置一,发生错误认可中断。所以呢,要针对错误认可状态,就必须从错误认可中断作出相关的函数处理。



总结一下:


普通的使用者如果要手动制作错误认可状态的环境可能实际,对于只是为了实现CAN实验,故意手动实现错误认可状态,我觉得真的是没有任何意义。作为初学者,我觉得最重要的事情就是要掌握概念,让它不陌生,使它有亲切感。这篇笔记确实写得不好,虽然以上的内容我使用了两天的时间思考过,不过还是有很多不足的地方,我觉得还是写下“自己所知道的”才是最真实。能力有限...真的很抱歉,关于以上的内容过多的解释就不了,如果觉得内容不足的话"现场总线CAN原理及应用技术"是一个很好的推荐。

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条