广告

原创 嗯...感觉不赖。

2009-10-27 18:06 2175 0 1 分类: 汽车电子

自从学习CAN以来,不知不觉都已经过了一个月了,我在09年九月未拿到了来之娜娜寄给我的两块CAN学习板~ 在这一个月里,我一边学习,一边参考数据手册,一边谷歌,然后又一遍记入笔记,这样的动作在这一个月内的期间一直重复着。


老实说,疲倦感是有的,不过我呀天生就是学习的奴隶,就这样被学习驱使,感觉上就是着了魔似的,渐渐的把其他的东西都忘记了。这几天埋头了思考,发觉到自己似乎把其他重要的东西也忘记了,忘了自己是一个学院生,也冷落了上课的伙伴和家人,经反省了一段时间,内心真的很惭愧...


“学习是需要代价的”这句是挂在我嘴边的口头禅,我当然没有想过,自己能一步登天,目前自己的能力也只是皮毛的程度而已,要真正理解CAN还需要一段很长的时间。


再过两天,我就要开始着手自己毕业设计了,原先还想多写两边关于RS232 ,RS485的笔记,不过学校的课业毕竟拥有更高的优先权,接下来的笔记可能要“慢慢写了”,啊哈哈哈哈哈!


在这里我衷心的声明,自己的学习笔记不是什么魔法书,也不是什么专业的攻略本,里边不可能会详细到分子和原子。自己的学习笔记也仅是自己在学习CAN一个月内的故事而已,笔记本身除了自己对CAN的心得以外,还有自己对学习的热心,分享的精神。


大家就慢慢享用学习笔记吧。

广告

文章评论 1条评论)

登录后参与讨论

lcyacp_621803021 2009-10-28 16:15

继续加油吧,期待你会有更大的进步
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
1
0
广告
关闭 热点推荐上一条 /1 下一条