原创 再过一周我就回来了!

2009-12-1 18:26 1753 0 分类: 汽车电子

话说为了应付毕设,花费的时间真的不少~


虽然毕设是很简单,只是使用不同控制器的交通灯。其中使用了PLC+c51,啊哈哈!见笑了,能力不足


学院从来不出现学生使用微处理器制作毕设,估计我的组也是学院的第一个吧,使用的微处理器c51。可能看到这里的朋友,会大跌眼镜心理渐渐浮起一种想法“你们学院也真的很糟糕呀,那么落伍”,对就是这样的想法,我也不否认,这是事实!所以呀,我本身也不是什么厉害角色,不过也是一个知识老千而已。


这也是我开始学习单片机的原因


学习单片机的经过超过半年了,从之前的量到质的学习变化~渐渐的掌握一些基础了,我想也是时候接触AVR了。


不过AVR开发板在购买中,估计圣诞节之前会送到吧~(呵呵,我在这里再从新提示一下,我是马来西亚的学生呀~),在等待的途中,一是意识自己尘封已久的SD卡模块和U盘读写模块,也是时候学习学习了。之前就是因为技术不足,没有足够的教材才迟迟未学习,如今已经开始接触SD卡了~


最近也是如,以往的习惯那样会将学习经过记录成笔记~当然的,学习告一段落以后会上网分享的,因为分享是学习最大的快乐。


嗯...等待途中真的开始失去耐性,每天的情绪的起伏从基本的5%上升到15%左右了,不过打从相信的开始就要相信下去,这才是真正的诚意!


那么,今天的故事就写到这里,一周后再会

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条