广告

原创 毕设-“惨败”!

2009-12-7 14:55 2320 0 2 分类: 工程师职场

毕设的结果不但不如预期的结果,而且结局还是大跌眼镜~


惨败呀!恨不得将自己的头埋入土坑内,什么人也不想见!真的很糗~


我真的真的对自己就读的学院绝望了!啊哈哈~


有一段时间,我真的思考了很久?到底是自己的能力不及?还是讲师们的审美观另类?老师说,为了毕设我下足了金钱,时间和精力~


一位讲师这样的评价:“没趣!”。我顿时长时间无语了...............


嗯....反省过后!虽然还是找不到自己失败的答案!


但是有一句话是这样来着:“失败是成功的妈妈”。我应该不至于那样绝望吧...

广告

文章评论 2条评论)

登录后参与讨论

guanxiangsheng_245832744 2014-2-10 18:49

加油!相信你一定有很多收获~

huangna16_237793349 2009-12-7 17:06

呵呵,没事的,继续加油吧
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
2
0
广告
关闭 热点推荐上一条 /1 下一条