原创 akuei2入门SD卡~

2009-12-8 08:09 2687 0 1 分类: MCU/ 嵌入式

这本笔记是本人利用等待和制作毕设的空档期编辑的。很讽刺的,SD模块买了将近半年既然现在才学习,而且实验结果是不如意。


以上的不重要~笔记既然已经编辑了,留在电脑里,也是什么也干不了~所以分享出来了!


实现说明呀:


这本笔记主要是以于老师的c51视频教程-入门SD卡为基础而进行记录的。于老师的视频教程真的很好,说得很仔细(可是就是有点困),该视频前后看了两遍!在编辑笔记期间还不停的看来看去,老实说睡魔真的不放过我,几次也几乎睡着去!


废话不说了,以下主要是笔记原文件和实验程式


自己看着下载吧。


笔记


http://eeload.com/view/o/9502.html


程式


http://eeload.com/view/o/950c.html


于老师的视频教程(从tudou上托的,多少都有点有失质量,但是多少还可以看明白)


http://eeload.com/view/b/1e8a.html

广告

文章评论 1条评论)

登录后参与讨论

akuei_2_550826815 2009-12-7 21:12

视频教程正在上转中! 很慢呀...我的网速
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
1
0
广告
关闭 热点推荐上一条 /1 下一条