广告

原创 苦等一个月的学习板终于来了~

2009-12-15 20:08 1949 0 2 分类: 工程师职场

前言想说!


很兴奋!


苦苦等了一个月又一个星期的学习板,终于在于15-12-09, 11-32am左右!我手收到了,那种兴奋真的不是一般的形容词能被用到!


不多说,用了傻瓜数码相机拍了几下


点击看大图


以上是慧净电子的AVR学习板,很不错呀!这个事拜托娜娜代买的~(娜娜谢谢呀)注意:以上照片没有焦距


点击看大图


这个事EDN助学中,FPGA/CPLD小组的学习板!呵呵~一口气购入两个~(这个还是要谢谢娜娜!)注意:以上的照片我不小心开了傻瓜数码相机的焦距功能,原来它还有焦距功能,现在才发现


点击看大图


啊啊哈哈哈,以上是被拆后的礼物~这时候,我确确实实使用了焦距功能!(我发现新大陆了)


呜呜呜,好感动呀!所有东西都来齐了,我可以开始自己的学习计划了!说老实话,我真的很感激娜娜的(娜娜是谁?自己猜吧),她帮这个,又帮拿个,虽然本身又很忙,但是但是,总之...很感谢她。


呜呜眼泪鼻涕一大把的留个不停...

广告

文章评论 2条评论)

登录后参与讨论

akuei_2_550826815 2010-1-23 13:44

全部接近1000元左右。 edn大概替我节省140元左右~ 真的很感谢edn

ai_jing 2009-12-30 19:51

楼主的板子花了多少大洋?有多少模块啊。。
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
2
0
广告
关闭 热点推荐上一条 /1 下一条