原创 CPLD笔记0 开始上路

2010-2-18 18:23 2119 0 2 分类: FPGA/CPLD

笔记0 开始上路<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


 


0.1概述


嗯,第一次接触Verilog HDL CDPL 的感觉良好。开始的时候确实有点不知所措,但是经过一步一步的进入后,熟悉的感觉慢慢的萌芽。


 


0.2开始心得


接触新事物,尤其是开始之路是最困难的。基本上我的开始心得这也谈不上什么。


但是分享个人经过是一件多么有趣的事情:


我基本上是这样开始的:


 


1.先不论CDPL的具体硬件结构,


2.Verilog的基本语法一个星期,


3.先把CDPL当着是单片机,然后把Verilog HDL当成C语言,


 


0.3 归纳


先人说过万事起头难,老实说,我刚开始接触的时候也真的彷徨过一段时间。但是在败给求知欲之下,还是一点一点的接触。虽然接触的过程用了很长的时间,几乎是一天一点点,直到心理的可怖感消除到一定的程度。


 


记得先生说过的一句话:学习需要爱和耐心,爱是勇敢,耐心是坚持。才会发现学习的快乐。

广告

文章评论 2条评论)

登录后参与讨论

akuei_2_550826815 2010-2-23 13:26

嗯,意识到问题的严重性了 现在知错中

fpgasdr 2010-2-19 18:27

3.先把CDPL当着是单片机,然后把Verilog HDL当成C语言, 还是不要这样吧 还有 CPLD写错了
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
2
0
广告
关闭 热点推荐上一条 /1 下一条