原创 CPLD笔记1.5 从逻辑设计到RTL设计转换的蛋疼

2010-3-6 11:46 2338 0 分类: FPGA/CPLD

笔记1.5 从逻辑设计到RTL设计转换的蛋疼<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


这一片笔记基本上都是在闲聊...但是尽是聊些什么呢?如题。


习惯了单片机编程的朋友,在初次接触RTL设计的时候一定非常的不习惯?就是有一种不协调的感觉。这个感觉困扰了我一段很长的时间(大约两三天吧),这是什么感觉,我又不清楚?在蛋疼的情况下,又回到读书的状态。


 


Verilog HDL 综合和设计》 这本确实是一本好书,在第四章和第五章,漂亮的解决了我的困扰。在学习单片机的期间都是保持“逻辑设计” 的思维,而学习Verilog HDL一般上都是使用RTL的方法。 什么是RTL,初学者的我真的不怎么清楚,好像是利用寄存器。


 


就是以上的原因,造成我的不协调感。


 


Verilog HDL 综合和设计》这本书是2007年的,对于入门者读起来确实有点吃力,但是只要焦距重点,这本书是很清晰而且内容很好。


 


在这里叙述关于网络上的一些解说。网上的网友常这样回复新手的提问,


Verilog HDLc语言差不多很容易上手”,话是如此,但是这是一个错的概念。我也因为这句话的关系,被混乱一段时间。


 


如果c语言和Verilog HDL一样,为什么还需要Verilog HDL语言?对于学习过Verilog HDL语言的朋友应该知道我要说什么,Verilog HDL可以看成比C语言更接近低层的语言,书中常说的“硬件描述语言”。


 


在学习单片机的时候,我们常常使用C语言对单片机的寄存器进行控制,相反的Verilog HDL语言是描述“这是一个怎样的寄存器,它如何工作” 。 在CPLD仿真中还有Testbench的存在,而testbench的角色就有点像c语言,就是利用脚本产生不同的激励(功能),然后测试利用Verilog HDL语言描述的寄存器。


 


所以说C语言和Verilog HDL 语言只有形式上是一样而已,实际上是两个不同世界的东西。而单片机和CPLD他们之间的关系可以这样说,单片机是建立在CPLD之上。


 


嗯,写了那么多,只是要重申以上的信息。希望这篇笔记可以帮助到你,望学习CPLD越学越有感觉。



广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条