原创 CPLD笔记3 john计数器!流水灯?

2010-3-6 12:11 2160 0 分类: FPGA/CPLD

笔记3 john计数器!流水灯?


<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 

module lesson03


(


       CLK, RST,


       LED0, LED1, LED2, LED3,


);


       input CLK;


       input RST;


       output LED0,LED1,LED2,LED3;


      


       /////////////////////////////////////


       //33ms Counter


      


       reg [23:0]Counter;


      


       always @ (posedge CLK or negedge RST)


              if (!RST)


                     Counter <= 1'd0;


              else


                     Counter <= Counter + 1'b1;


             


       /////////////////////////////////////


       //John fucntion


      


       reg [3:0]LED_Reg;


      


       always @ (posedge CLK or negedge RST)


              if(!RST)


                     LED_Reg <= 4'b0001;


              else if (Counter == 24'hffffff)


                     LED_Reg <= {LED_Reg[0], LED_Reg[3:1]};


                    


       /////////////////////////////////////


      


       assign {LED0, LED1, LED2, LED3} = LED_Reg;


 


endmodule


 


看到这个实例,我说不出心中的激动,它让我想起多么怀念的流水等实验。这个实验很简单,就是使用一个计数寄存器计数一个恒定的间隔时间,然后另一个寄存分别执行值的Rotate 工作。以上的代码,只有一个问题点。就是 "{}" 位拼接运算符,它是如何工作,自己好好翻书吧,很简单而已。


 


以上的代码是从实验源码那里精简出来,个人一项喜欢简洁而且怕麻烦和猥琐的东西。如果该代码觉得很不适合,那么就无视这篇笔记的存在吧。


 


补上一个:延迟时间 =  (2^24 - 1) * (1/50Mhz)


                   = 大约335ms  (也就是说流水灯的间隔为335ms)

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条