广告

原创 [Verilog HDL 建模技巧 :低级建模 仿顺序操作·思路篇] 4 - 低级建模-结构和准则

2010-6-4 19:25 1991 0 2 分类: FPGA/CPLD

2章“低级建模”的结构<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />


2.1低级建模”的基本结构


从一个管理系统看来,“低级建模”会是一个从上直下层次的一个概念。



e760f799-20f2-42e9-bff5-b29e3f32ec75.jpg


 


从上面的示意图可以看出,老板是最顶级的,而员工是最低级的。老板从上头发号,然后经经理呀,领导呀,最后苦力集团就开始动工了。当完工的时候,一一向上报告。低级建模的概念类似如此。除了老板以外,所有经理,领导,员工的“集合”称为“低级建模”。而老板是“独立模块”,因为老板不受命令,而且也不用报告。而多个“功能模块”的集合称为“组织模块”,如上面示意图中的“永远垂死的苦力集团”


 


2.2“低级建模”的准则


 


根据上文和上示意图的分析,“低级建模”基本上有以下几个准则:



1. 有“组织模块”和“功能模块”之分。


2. “低级建模”中的“功能模块”均称为“低级功能模块”。


3. “低级功能模块”有如特点:有开始信号,完成信号,一个模块只有一个功


    能。


4. 多个“低级功能模块”组织起来称为“组织模块”。


 


注意点:功能模块又分成“低级功能模块”和“非低级功能模块”?这话何解呢?






705e0fbf-e98a-43a1-86d5-4893e5037de9.jpg


 


从上面的示意图中可以分辨出“低级功能模块”和“非低级功能模块”。“低级功能模块”包含“开始信号”和“完成信号”而“非低级功能模块”则没有(就是这样简单而已)。

广告

文章评论 2条评论)

登录后参与讨论

billzhu_345737527 2015-6-21 13:07

这是我看到最有营养的心得体会

tear086_727697317 2010-6-4 21:49

不错。
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
2
0
广告
关闭 热点推荐上一条 /1 下一条