原创 [Verilog HDL 建模技巧 :低级建模 仿顺序操作 ? 思路篇] 完 - 总结+PDF+源码

2010-6-5 17:54 2342 0 8 分类: FPGA/CPLD

总结:


 


实际上“低级建模”不是一个完美的东西,它本身就存在很多缺陷,如:建模量很大等...


除此之外,“低级建模”在“时序”上还是很弱,如VGA的驱动程式,它真的有点力不从心(理论上是这样,我没有更多的时间测试其他程式了)。


<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 


正如我在书语上所说的,它是针对新手提出的“一种建模”思路。主要是针对“仿顺序操作”的执行概念,其余的还有“编程风格”,“建模模块”等在设计思路上的扩展。


 


这一本笔记消耗我很大的时间,实际上要我写得很用心,笔记本身也修改过很多次,我不是埋怨自己的伟大,我只想要表达:我对入门或者初学Verilog HDL语言,多多少少都有一定的心得,我想帮助跟多新手们,告诉他们 " Verilog HDL " 建模,看是很麻烦,实际上是非常有趣的 ......


 


在网络上虽然有很多关于Verilog HDL的参考书,正如单片机的参考书一样,但是关于“思路”方面的参考书,真的很少 ... 再者网络上的“论文”,都是用来“毕业”的,其他的如“毕设资料”,“工程资料”,“项目资料”,它们不会鸟不鸟新手们看懂不懂,新手们看了都会蛋疼,我也是初学者过,我知道这样的感觉真的不好受 ....


 


“低级建模”到底有没有效,好不好用?经过许多试验的结论,我给出的答案是 5 成而已 ...


其余的5成便是“低级建模”的不足之处 , 我没有实际的工作试验,回答不出任何好答案,这也是我只写一本“思路篇”的原因 ...


 


我希望读者们可以在这短短的30几页中,领悟出“低级建模”的构思,然后可以自由的用在自己的学业上,项目上,设计上,那么那是我最好的安慰了。


 


最后我还有一个拜托


 


那些有好心人,如下载了笔记的完整版(PDF+源码),希望可以到各大FPGA/CPLD 相关的论坛发一份“转帖”,好让更多人享用到这本笔记,也让更多新手体验Verilog HDL建模的乐趣 ... 我真的很感谢您!


 


http://i.imagehost.org/download/0905/Verilog_HDL_PDF_Code

广告

文章评论 8条评论)

登录后参与讨论

billzhu_345737527 2015-2-26 13:02

谢谢

guanxiangsheng_245832744 2014-2-10 19:47

顶!

xwf72_124164710 2011-4-12 16:37

我也曾经学过Verilog,书看了几遍也只是掌握了语法而已,当真要用V去写一些功能的时候,确总是无从下手,看了楼主的笔记后,让我不再觉得那么无从下手,更重要的是我学会了楼主的这种建模思想,我想这对将来我重拾FPGA会很有帮助,谢谢楼主!!

390799594_311931739 2010-9-29 16:35

多谢了,好好向你学习!

akuei_2_550826815 2010-8-12 10:08

嗯,你的理解没有错误,只是你在理解的立场上不同而已。 “仿顺序操作”如字面上是针对“顺序操作”的建模方法,而且建模的技巧是基于本人的“低级建模” 但是在Verilog HDL的角度上来说“子状态机”,这句话是可以接受。 我曾经试过很多方法要将状态机和“顺序操作”联系起来,但是我失败了。因为传统的状态机写法实在是太臃肿 .... 后来发现“低级建模”这样的建模手段,可以很有效的模仿顺序操作。在经过许多中的写法之后,Start_Sig 和 Done_Sig 的写法就随之产生。 嗯....很抱歉很多事情我还是表达得很模糊,因为在写这一本笔记的时候,这个技巧还是不成熟。 又或者,在理解上的角度上,原本是没有一个限制的。每一个人从一个知识中理解的东西,都是不同的形状... 无论如何,我很开心我的日记可以帮助到你

eeko2005 2010-8-4 10:05

看完你的“低级建模”,我有这样一个感想:非常感谢你能用通俗的语言,去讲解怎样用V语言去搭建一个"通用"的架构,从中受到不少启发.另外,我感觉如果照这个思路去建模,其实也是在实现多重状态机,不知道我是否理解错.因为我认为文中的 "低级功能模块"相当于一个子状态机;"步骤"相当于不同的状态;Start_Sig,Done_Sig信号相当于状态机的输入与输出; "组织模块"相当于主状态机,有自己的状态切换机制,同时嵌套了多个子状态子,同样也具有输出与输出信号.

riyuexing_163_352885873 2010-7-9 20:40

楼主的精神真的到了令小人(非本人)发指的地步。 在些,聊表谢意。你太利害了,技术上的和道德上的。

tear086_727697317 2010-6-6 14:58

转载完毕。http://www.cnblogs.com/yuphone/archive/2010/06/06/1752604.html
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
8
0
广告
关闭 热点推荐上一条 /1 下一条