原创 我眼中的FPGA和Verilog HDL

2011-1-14 14:44 1955 0 3 分类: FPGA/CPLD

第1章:我眼中的FPGA和Verilog HDL



当接触一门新知识的时候,如果在心中没有任何形状,掌握的感觉都是遥不可及的。当然,FPGA 也好 Verilog HDL 也好也是一回事儿。今天我就将这个秘密 告诉你!(=^_^=)


 



在新手之间有一个很普遍的问题 “FPGA 和 Verilog HDL 是什么?”。在我的心里,FPGA 和 Verilog HDL 宛如 “自己和一堆乐高积木”,自己可以随心所愿的要怎么拆就怎么拆。


 



这句话说包含的意义又是什么呢?


 



第一“形状”。很多的新手都疑惑 FPGA 到底什么,对于我的看法,FPGA就是一堆乐高积木而已。但是这堆乐高积木又能做什么。我相信很多朋友接触FPGA之前,都有接触过单片机。当学习FPGA的时候,不知不觉把FPGA当成“控制器”的形状。这样的想法并非完全正确也非完全正解。无论是“接口”,“控制器”,“IC”,从最简单的到最复杂的,都是FPGA都可以涉及的范围。FPGA就是一堆乐高积木,只要方法得到,手段有效,就没有拆不出来的“形状”


 



第二“学习的形状”。我们应该用什么的形状来学习FPGA呢?我的答案都很肯定,就是什么都涉及,但是不求最困难的,只求最相似和最简单的。如:一个接口的设计,可以是一个数码管驱动程式。我的众多学习,都会从“控制器”的形状入门开始,当掌握驱动方法后,尝试建模,最后学习接口封装。如此的学习次序,渐渐的就会熟悉许多许多的“学习形状”


 



第三“组合FPGA的一双手”。Verilog HDL语言就如"组合乐高积木的一双手",没有了“这双手”我们就无法使FPGA组装起来。有一句话我一直都在强调,硬件描述语言是基本功,必须很好的掌握。


 



第四“建模技巧”。建模技巧可以看成是“组合乐高积木的手段”,这也是就是这本笔记要讨论的东西。事实上是诸多新手面对最大的瓶颈。建模这东西原本就没有具体的规则,我也是按照自己建模习惯,作为一个基础,希望可以帮助到更多的新手越过这段瓶颈。


 



第五“要掌握到何种的地步才算足够?”作为曾经是新手的我,对于这问题我表示压力很大。但是经过一轮的思考,发现自己真的是笨极了,这些“杞人忧天”的问题,还是顺其自然的好。最重要就是学习的心态,学习是一件快乐的事情,为什么要搞得如此忧郁呢?从我的角度看来,最起码的,也是最重要的就是“掌握基本功”。


 



事实上这本笔记仅是讨论“基本功的一部分”,因为FPGA涉及的知识实在是太广泛了,如时序分析等相关的知识。所以呀,我希望大家可以保持“学习的心态”,好好的阅读这本笔记。这本笔记不会涉及太多专业的知识,而是焦距在建模的基础之上。“学习如同玩具,要一点一滴的去享受,才能体会到乐趣,如果只是单纯的为了目的或者是匆忙来去,无论是多么有趣的玩具在你的手中,你永远也不会体验到当中的乐趣”。学习应该时时刻刻保持正向的心态。

广告

文章评论 3条评论)

登录后参与讨论

土豆白菜00 2011-4-18 21:18

楼主,我是一名verilog初学者,研读你的笔记,遇到一些问题,自己苦思冥想还是无法弄懂,想向楼主学习,呵呵。楼主,能否留个邮箱,帮我解答一些苦恼,小弟在此谢过。土豆白菜00,邮箱532990439@qq.com

baiyawen1003_513565205 2010-12-11 20:50

万能的神呐 这几天一直在研究你的博客 在我眼中 您就是神呐 继续膜拜 继续默默学习中

danceryql 2010-8-13 10:56

顶楼主! 我最近刚开始接触FPGA,准备好好学习,希望能通过努力能在研究生结束之前基本掌握FPGA的设计。
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
3
0
广告
关闭 热点推荐上一条 /1 下一条