广告

原创 Verilog HDL 那些事儿 - 全. PDF ver3

2010-12-5 16:27 5079 0 7 分类: FPGA/CPLD


 


目录:
书语        9
第一章        前言        11
—        — 我眼中的FPGA和Verilog HDL        11
第二章:低级建模 - 基础知识        13
2.1 顺序操作和并行操作        13
实验一:永远的流水灯。        14
实验一说明:        20
实验一总结:        20
2.1 倾向并行操作        21
实验二:闪耀灯和流水灯        22
实验二说明:        26
实验二结论:        27
2.3 Verilog HDL 不是“编程”是“建模”        28
2.4 听听低级建模的故事        30
2.5 低级建模的资源        31
实验三:消抖模块之一        32
实验三说明:        37
实验三结论:        39
实验四:消抖模块之二        39
实验四源码:        40
实验四说明:        40
2.6 控制模块的尴尬        41
实验五:SOS信号之一        42
实验五说明:        45
实验五结论:        46
实验六:SOS信号之二        46
实验六说明:        49
实验六结论:        49
总结        49
第三章 :低级建模 - 基础建模        51
3.1 实验七:数码管电路驱动        51
实验七说明:        63
实验七结论:        63
3.2 实验八:PS2解码        64
PS2的简单认识        64
实验八说明 :        69
实验八结论 :        71
实验八演示:        71
实验八演示说明:        73
实验八演示结论:        73
实验九:VGA驱动        74
实验九之一:驱动概念        74
实验九之一说明:        82
实验九之一结论:        83
实验九之二:向下兼容概念        83
实验九之二说明:        88
实验九之二结论:        88
实验九之三:点阵概念        88
实验九之三说明:        96
实验九之三结论:        96
实验九之四:图层概念        97
实验九之四说明:        104
实验九之四结论:        105
实验九之五:帧的概念        105
注意:        108
实验九之五说明:        114
实验九之五结论:        114
实验九说明:        115
实验九结论:        115
3.4 实验十:串口模块        116
实验十之一:串口接收模块        117
实验十之一说明:        123
实验十之一结论:        124
实验十之一演示:        124
实验十之一演示说明:        127
实验十之一演示结论:        127
实验十之二:串口发送模块        128
实验十之二说明:        132
实验十之二结论:        132
实验十之二演示:        133
实验十之二演示说明:        135
实验十之二演示结论:        135
实验十说明:        136
实验十结论:        136
总结:        136
第四章 :低级建模 - 仿顺序操作        137
4.1 基本思路        137
实验十一 :SOS信号之三        138
实验十一说明:        145
实验十一结论:        146
实验十一演示:        147
实验十一演示说明:        148
实验十一演示结论:        148
总结:        148
4.2 实验十二:12864(ST7565P)液晶驱动        149
实验十二说明:        172
实验十二结论:        173
总结:        174
4.3 命令式的仿顺序操作        175
实验十三:DS1302 实时时钟驱动        182
实验十三说明:        197
实验十三结论:        197
实验十三演示:        198
实验十三演示说明:        200
实验十三演示结论:        200
总结:        201
第五章:低级建模-封装(接口建模)        204
5.1 实验十四 - 独立按键封装        204
实验十四演示:        208
实验十四演示说明:        214
实验十四演示结论:        215
5.2 实验十五:数码管封装        215
实验十五说明:        223
实验十五结论:        224
实验十五演示:        224
实验十五演示说明:        227
实验十五演示结论:        227
5.3 实验十六:蜂鸣器封装        228
实验十六说明:        237
实验十六结论:        237
实验十六演示:        238
beep_interface_demo.v        238
实验十六演示说明:        240
实验十六演示结论:        240
5.4 实验十七:PS2封装        240
实验十七说明:        245
实验十七结论:        247
实验十七演示:        248
ps2_interface_demo.v        249
实验十七演示说明:        249
实验十七演示结论:        250
5.5 实验十八:串口发送|接收 封装        250
串口发送接口:        251
串口接收接口:        254
实验十八演示:        258
实验十八演示说明:        261
实验十八演示结论:        261
5.6 实验十九:VGA封装        261
实验十九说明:        270
实验十九结论:        271
实验十九演示:小绿人请加油        271
实验十九演示说明:        275
实验十九演示结论:        275
5.7 实验二十:LCD(12864)封装        276
lcd_ram_module.v        277
spi_write_module.v        278
lcd_control_module.v        279
lcd_interface.v        283
实验二十说明:        284
实验二十结论:        284
实验二十演示:        284
实验二十演示说明:        288
实验二十结论说明:        288
5.8 实验二十一:RTC接口        288
实验二十一说明:        302
实验二十一结论:        302
总结:        302


========================================


很抱歉,久等了!规格化后的共享版终于出了。需要的朋友都知道他是什么了吧,我也不多介绍了。


反省:最近发现自己偏离博文越来越远了 ....


点击下载

广告

文章评论 7条评论)

登录后参与讨论

asd0088_01_915341613 2013-10-7 13:12

嗯,近来差了一点。 这里天气转凉了,身体条件差了一点,偶尔会发冷~ 近来一直在埋头啃书,估计啃到圣诞节,就会放缓脚步

wrhwindboy 2011-7-23 09:40

这个》》》》

figoxwm_137684129 2010-12-13 11:33

你好,PS2鼠标和键盘还是有此区别的,能否做个鼠标的笔记来看看?主要是初始化,命令, 一些速度,采样率的东西

akuei_2_550826815 2010-12-6 18:13

为了应付早课,跑步的时间缩短了。 圣诞节呀,除了假日以外,没有什么特别的呀, 一支公的,还是在家早点睡觉好。 果然圣诞节没有下雪,来不得起劲。

huangna16_237793349 2010-12-6 17:10

很忙也需要注意休息和锻炼,现在早上没有去跑步了吗,坚持啊,马上要过圣诞节了,你们那边应该会很热闹吧

akuei_2_550826815 2010-12-6 15:45

嗯,近来差了一点。 这里天气转凉了,身体条件差了一点,偶尔会发冷~ 近来一直在埋头啃书,估计啃到圣诞节,就会放缓脚步。

huangna16_237793349 2010-12-6 15:39

很久没有联系了,近来还好吗,不过能够看到你的博客应该是还不错,呵呵
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
7
0
广告
关闭 热点推荐上一条 /1 下一条