广告

原创 VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1

2011-6-22 10:18 4394 1 11 分类: FPGA/CPLD

VerilogHDL那些事儿 - 建模篇v4

coverjmv4.jpg

====== v4 ======

主要是修改了大量用法上的BUG和极限的精简内容

https://docs.google.com/leaf?id=0B9dZl-qFVoxHNjI5MGUzMzQtMWE3MC00NGIwLThmNDktNDQ2ZDllNzJkYjBl&hl=en_US


建模篇v4 :  http://www.megaupload.com/?d=ZQLQ3MH9

结果视频 :  http://www.megaupload.com/?d=19HQ86G9  

配置笔记 :  http://www.megaupload.com/?d=AUJC0VTU  

实例源码 :  http://www.megaupload.com/?d=1EWUOXG4  

演示视频 : http://www.megaupload.com/?d=9C33CLMY


建模篇v4 : http://u.115.com/file/bha8e3ud
实例源码 : http://u.115.com/file/a9haejj7
配置笔记 : http://u.115.com/file/atg6grkl
演示视频 : http://u.115.com/file/ewnuoa2k
结果视频 : http://u.115.com/file/ewn8yapk

=========================================================================

 

VerilogHDL那些事儿 - 时序篇v1

coversxv1.jpg

====== v1 ======

时序篇的整合版,主要也是大量修改用语上的BUG和适当的精简内容

https://docs.google.com/leaf?id=0B9dZl-qFVoxHOWQ5YzI5NjQtZTg4MS00NzE1LWJmNTMtMTE4NjJiZDNhODUz&hl=en_US

时序篇v1 :   http://www.megaupload.com/?d=Q016NKKC  

实例源码 : http://www.megaupload.com/?d=VM662PBN


http://u.115.com/file/dnsxpv75
http://u.115.com/file/dlzplwit

==========================================================================

谈谈笔者的最近吧 ... 唉~最近老是感觉失去干劲似的,几乎每天都要睡觉接近10个小时也不可!前几天,终于把钱储蓄够了为睡了已久的笔记本送去维修了,说实话真的很对不起她!都怪自己太穷了 ....

此外,有关笔记的进展 ... 在春节过后笔者一直学习着其他的写法。这个写法主要是针对时钟的控制,而且还有更有效的显化表达时钟。嗯,如果不明白笔者在说什么也没有关系。目前还处于概念阶段 ... 可用的时间可不多呀,每天回家只有30分钟用餐的时间,晚上老早就睡觉了~

很多事情都需要在周末才能干,但是人一到周末就懒了起来,唉~纠结中!先看看笔者未来的趋势如何吧,如果有好心得会继续分享的。话说,娜娜近来都成为导游记事(记者),每一张景色都叫我妒忌到不得已,口水也淹湿掉了我的电脑台。

 

 

广告

文章评论 10条评论)

登录后参与讨论

369174078_822697850 2015-11-1 11:01

淡淡的忧伤。。。。好资料怎么才能下载呢。。。?

wsc_entity_566945987 2013-10-28 13:19

VerilogHDL那些事儿是非常好的入门教材,非常精辟。有一点不足就是,文章中有一点错误,估计是打字时,打错了,通读上下文时,可以改正过来。

605241832_943364541 2013-10-20 22:49

请问一下大神:你是女大神吗?

billzhu_345737527 2012-5-29 16:17

忘记附上自己的邮箱了,小弟的邮箱是:zxy19876280@yahoo.com.cn,希望大神可以帮忙啊!

billzhu_345737527 2012-5-29 16:10

akuei2大神您好,小弟买了黑金的开发板DB2C8来学习FPGA,学习您写的建模篇感觉特受启发,真是难得的学习入门资料,但是您文中提供的所有实验(除实验一),都没有验证代码,小弟想深入学习一下验证代码的编写,所以想问您能否提供一下建模篇所有实验的验证代码来方便大家一起学习,感激不尽!

wuqishengli_426638382 2011-10-24 17:24

xie xie xie

SIA_SUN 2011-9-29 16:04

看了你写得VerilogHDL那些事儿,写的很不错。你所有例程中假定的系统时钟都是20MHz的吧,从你流水灯例子中我琢磨半天为什么时间那么设定。如果还有更新版本,建议你把这个系统约定标注上。

w18904459 2011-8-23 19:33

谢谢!

shaodan08_363177490 2011-7-19 17:00

写得确实很好 很容易理解 最好能把时序分析 也指教一下 感激不尽

akuei_2_550826815 2011-6-21 12:49

更新MU空间了~下载吧!
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
10
1
广告
关闭 热点推荐上一条 /1 下一条