原创 Verilog的私私细语 - 整合的概念

2011-7-6 17:43 2176 0 分类: FPGA/CPLD

covervcj.jpg

目录         02

 第1章  整合的概念        
 1.01  源码上的整合        
          实验一:字面上的整合        
 1.02  时钟和步骤的定义                
 1.03  有效的使用资源(资源上的整合)        
          实验二:资源上的整合        
 1.04  循环保留和循环操作        
 1.05  把C语言的好处(循环)整合进来
 1.06  把C语言的好处(嵌入循环)整合进来        
 1.07  把C语言的好处(动作的关系)整合进来        
 1.08  步骤的循环和时序的循环之间的区别        
 1.09  实验三:串口发送模块        
 1.10  实验四:串口发送模块2        
 1.11  模块之间调用的延迟        
 1.12  同步数据的几个想法        

 总结       

========================================================

好了,又是另一系列的笔记 .... 主要是基于建模篇和时序篇,

整合是一种更针对时序控制和协调模块沟通的写法,此外还有源码上,

步骤上整合 ... 其余的介绍自己看着办吧!

https://skydrive.live.com/redir.aspx?cid=c8c65500aea2fb15&resid=C8C65500AEA2FB15!177&authkey=oFFF7t5hrMg%24

 

免责声明:笔记的内容一切都是笔者一厢情愿的想法而已 ... 有问题就冲着我来!over! 

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条