原创 瞎搞Time Quest 和无责任的笔记 第一章

2011-8-29 18:21 1824 0 5 分类: FPGA/CPLD

哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。

话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。

好了还是切入正题,TimeQuest用作静态时序的工具,却有自己的一套方法和模型,这就是笔者感兴趣的地方,

尤其说笔者学习如何用这个工具,还不如说笔者好奇这个工具是什么,到底用什么思维,还有是什么样的概

念。

 

考虑到自己一直以来都是不安常规做事,所以这次的笔记就加上“无责任”这三个字了。感兴趣的同学就自己

下来看看吧,不喜欢的同学就笑笑而过吧。说好了是无责任,就是彻底恶搞对TimeQuest的认识。最后再强调一

下,这本笔记的命名为“瞎搞Time Quest 和无责任的笔记”的意思就是“仅按笔者的思路和想法去理解

TimeQuest”,如果文中的内容和你的理解有出入,就笑笑而过吧,笔者已经累了和其他人发生舌战。而且

可用的时间也不过,这次的笔记连封面和目录都省了 ....

 

https://skydrive.live.com/redir.aspx?cid=c8c65500aea2fb15&resid=C8C65500AEA2FB15!179

广告

文章评论 5条评论)

登录后参与讨论

billzhu_345737527 2013-4-21 14:07

不错

billzhu_345737527 2012-11-14 20:35

一口气读完,写得真心好。为什么没早一点读到这篇文章呢

178103994_449912553 2012-5-30 18:24

佩服啊!我今天刚看的!受益匪浅啊!

恬然厶静 2011-10-20 21:18

期待楼主的更新……

shaodan08_363177490 2011-8-29 20:11

给力
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-09-08 12:47
瞎搞Time Quest 和无责任的笔记 第二章
最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
5
0
广告
关闭 热点推荐上一条 /1 下一条