原创 瞎搞Time Quest 和无责任的笔记 第二章

2011-9-8 12:47 1931 0 5 分类: FPGA/CPLD


最近整合篇的第二章的构思和灵感都累积不少了,应该是时候开工了。恰好手头上还有一本笔记还没有写完,

就是这本瞎搞TimeQuest的第二章。目录笔者也懒得贴了,看过第一章的同学多少也会猜到第二章的内容是什

么。还是要强调一下,这是无责任版,任何内容都是来自笔者个人的想法而已,这样简单。


之前,还记得在社区里有一位网友请教了关于TimeQuest的问题。真的很抱歉,那时候笔记还在建立中,没有

及时拿出来分享。好了,笔者草草先完成两章笔记吧。第三章笔记需要等整合篇之后,估计!?只要时间还充

足的话,今年年底之前会出现吧?


最后还有一件事情就是娜娜不在了,多少也有点寂寞,哭哭~ 娜娜一路顺风呀,明天会更好的。


https://skydrive.live.com/redir.aspx?cid=c8c65500aea2fb15&resid=C8C65500AEA2FB15!179

广告

文章评论 5条评论)

登录后参与讨论

billzhu_345737527 2012-11-14 22:39

跪求作者出第三章啊

icnow07 2012-11-5 17:06

楼主你好,看了你最后的总结,说timequest类似于对网表+约束的仿真,是分析网表“是否合格”的工具.我觉得它不仅仅具有这个作用,更重要的作用是指导布局布线,使重新FIT后的程序能满足约束条件,所以TIMEQUEST不光只是分析工具,还是设计工具,它会改变程序,所以这也是为什么Technology Map Viewer 和TimeQuest 有关系的原因.

billzhu_345737527 2012-9-18 14:47

584291057_278068685 2012-5-10 17:01

给力啊!期待3~~~~

billzhu_345737527 2012-4-23 15:24

试试看

cqcrr_468028278 2011-11-24 22:37

写的不错,加油
相关推荐阅读
akuei_2_550826815 2011-10-22 18:26
Verilog的私私细语 - 时钟化和信号的长度
目录 第2章 时钟化和信号的长度 2.01 一个时钟一块数据的概念 2.02 信号时钟化 2.03 深入了解模块的沟通 2.04 电平检测模块的整合(即时事件在时序上的不和谐)      实验八:电...
akuei_2_550826815 2011-08-29 18:21
瞎搞Time Quest 和无责任的笔记 第一章
哎呀 ... 潜水了都有一段时间了,这是最近研究的成果和目标。 话说TimeQuest这个东西真的很搞怪呀,做得笔者不得不从其他的方向去研究它。 好了还是切入正题,TimeQuest用作静态时序的工具...
akuei_2_550826815 2011-07-06 17:43
Verilog的私私细语 - 整合的概念
目录         02  第1章  整合的概念          1.01  源码上的整合                   实验一:字面上的整合          1.02  时钟和步骤的定...
akuei_2_550826815 2011-06-22 10:18
VerilogHDL那些事儿 - 建模篇v4 + 时序篇v1
VerilogHDL那些事儿 - 建模篇v4 ====== v4 ====== 主要是修改了大量用法上的BUG和极限的精简内容 https://docs.google.com/leaf?id=0B...
akuei_2_550826815 2011-06-10 13:19
Verilog HDL的礼物 - Verilog HDL扫盲文
目录 02第0章 Verilog HDL语言扫盲文 030.01 各种的HDL语言 030.02 HDL语言的层次 03 0.03 RTL级和组合逻辑级 040.04 Verilog HDL语言真的那...
我要评论
5
0
广告
关闭 热点推荐上一条 /1 下一条