SOC感悟----异常路径的时序分析

2017-2-17 08:54 263 0

6、false 路径


硬件设计中总是会存在一些不可能的逻辑电路路径,这一种路径需要设置成false path,目的是让工具不再对其进行优化和时序检查。比较常见的false path例如两个时钟域之间的逻辑,如果你不指定为falth path,那么工具费很大的力气也很难让时序满足,因为本身跨时钟域时序关系就是不确定的。关掉的目的就是不让工具检查,省时省力,而他们之间的正确性要靠cdc处理(可以参考我之前写的关于cdc的 处理方法)。另外还有scan逻辑和正常逻辑之间的逻辑也可以设置成false path。

soc1


soc2


7、half cycle path半周期路径


有一些外设的工作沿是双沿的,也就是一个边沿推出数据,另一个边沿采样数据,比较常见的外设有ddr,也有一些通信协议,例如xgmii用于以太网和光纤的通信协议。

soc3


如上图,下降沿launch数据,最靠近的上升沿capture数据,离capture边沿1T的是hold检验边沿。这样的话,可以看成hold多了半个周期的slack。

soc4

soc5


8、recovery和removal


这两个的时间检查用于异步逻辑的释放动作,例如异步的复位动作。Removal类似于hold的检查,recovery类似于setup的检查。

soc6

soc7

soc8

soc9


广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
0
0
广告