广告

原创 【博客大赛】重磅翻译A 256 kb 65 nm 8T Subthreshold SRAM[1]

2013-5-2 15:01 745 0 分类: 模拟

翻译继续,重磅!!!

摘要:

在当今IC设计中,调节SRAM电源电压可以有效的减小在总功耗中占绝大部分比例的动态功耗和漏电流损耗。因此,一些对性能要求不高但对能量有约束的应用得益于SRAM能在最可能低的电压下提供读写功能。然而,传统的bit单元和结构要在低电压实现SRAM的功能必带来很高的密度。本文描述了一种采用65nm CMOS工艺实现的高密度SRAM,其中的bit单元采用8 T结构,它能够实现在350mv电压下进行正常的读写操作。利用读缓冲器保证读稳定性,在没有降低bit单元密度的情形下,利用bit单元电源电压和读缓冲器的foot电压确保亚阈值电压下的写和读功能。采用冗余解决了现在读检测放大器面临的面积偏移的难题,同时,与增加结构面积相比,在读错误率上性能提高了5倍。在最低电压下进行操作,256kb的SRAM共消耗2.2uw的漏电流功耗。

关键词:

Cache存储器   CMOS存储器电路   漏电流  低功耗电子  冗余   SRAM芯片

一:简介

在数字电路中根据公式CVdd^2可知,进行电压的调节可以有效的节省动态功耗。当然,工作速度的降低意味着电路要花更长的时间完成一次需要的操作。结果是,由于闲置的亚阈值电压下的电流而照成的漏电流功耗将增加。这种相反的趋势使在实际的数字电路中,最小功耗时的电源电压出现在阈值电压以下【1】。需要说明的是,这种论断总假设电路能够在合适的速度进行下准确的操作,在操作完成以后能够准确的关断,同时能减小漏电流损耗。然而,事实上SRAM通常需要保存和缓冲数据一段时间,而这段时间都与访问数据周期无关,电路并不能适时进行关断。在这种情况下,最小化漏电流功耗显得尤为重要,而调节电源电压是最有效的方法,因为它可以依靠减小栅漏极感应势垒(DIBL)来减小漏电流。举个例子,对65nm工艺而言,由于DIBL效应使电源电压从1V降到0.3v时,漏电流减少了4倍,漏电流损耗节省了近10倍。在这种情形下,低电压待机模式很有效,但是受限于在操作模式下由于动态翻转和漏电流而引起的功耗减少。因此,本文给出了一种亚阈值SRAM,能够在350mv【2】下进行全读和全写操作,此电压下能实现最小能耗,更重要的是能够最小化阵列中的动态功耗和漏电流损耗。有实例已经实现超低电压下工作,但是它们都是依靠对单元增加外部结构实现,或者采用标准逻辑拓扑的方式实现。例如,在400mv【3】下工作的10T单元,在310mv【4】和180mv【5】下采用多路选择器读实现寄存器组操作。然而,这些设计利用外围辅助电路结构解决亚阈值电压设计的挑战,都会使单元的密度增加。最后,在一些先进的技术设计中,由于参数偏移的原因,读检测放大器的调节难度将更为突出,面对的压力也会更大。因此,本文提出一种增加结构尺寸的折中方法。

二:亚阈值SRAM面临的挑战

图1给出了MOSFET的I_d与V_GS之间的关系,在亚阈值下ID按指数形式增长,在强反型下变化得十分缓慢。在亚阈值附近有两个至关重要的影响需要提出,一是阈值电压参数,第二个是开关电流比的下降。

阈值电压的偏移是由于过程参数和随机参杂波动引起的【6】【7】,图1很好的显示了这一偏移现象。对于发生20130502145212341001.gif的变化量,在大的SRAM阵列中经常出现,最终这一变化体现在亚阈值下的漏电流上,会有超过3个数量级的变化幅度(例如0.3v时)。据此,采用传统的技术如调节W/L尺寸来实现相关结构强度的提高并不可靠。

I_ON/I_OFF从大约10^7降至10^4,这说明当电压成为敏感信号时,I_ON结构和I_OFF结构间存在着一定的内在关系。当然,由于面积要求而使一些结构共享一个节点这本身存在着一定的错误。下面的部分着重介绍亚阈值电压下的MOSFET最基本的特征对于SRAM设计的带来挑战。

20130502145217868002.gif

A.6T bit单元的失败处

图2(a)给出了6T单元,由于在亚阈值电压下信号的减少和参数的增加【8】使其不能正常工作。电路的比例特性说明了依靠相关强度的结构才能实现正确的读和写操作。例如,读静态噪声容限(SNM)【9】要求驱动结构M1/M2要比访问结构M5/M6要强,正如图2(b)给出的Monte Carlo仿真,在低电压下SNM消失变成负数。类似的,写容限体现了访问结构比负载机构M3/M4功耗高的特点,图2(c)显示下写容限在低电压下会消失,在写状态写值为正数。

SNM的维持依靠最基本的存储单元,即交叉耦合反相器(M1-M4)组成的结构。图(2)显示的是目标电压为350mv时维稳定性的维持能够得到保证。据此,在这个设计中,外围辅助和bit单元的拓扑能够减小读和写的限制,以便V_MIN能够达到被SNM所维持的限制电压。

20130502145222891003.gif

B.读电流分布

在亚阈值电压下,由于低的门驱动,所以期望更低的读电流I_READ。然而,由于阈值电压参数的指数形式的影响严重降低了I_READ。图3给出了平均I_READ的分布,显示了由于参数而引起的I_READ的降低。在亚阈值电压下,I_READ已经大大降低了,这一影响是特别明显的,弱单元的I_READ很容易降低几个数量级的。

20130502145226256004.gif

C.bit线漏电流

一个与I_READ减小相关的结果就是,共享相同bit线且未被访问的单元的总的漏电流会使传统的数据检测出错。通常,我们会区别性的检测到BL或者BLB电压有所减低,期望它们中的一个会保持高电平。然而,如图4(a)所示,未被访问的单元中的BL或者BLB bit线上的总漏电流会超过I_READ。在这幅图中,漏电流的问题被最大化,大电压通过漏结构下降,图4(b)绘出了弱单元的I_READ以及总共的漏电流I_LEAK_tol的图形(假设256单元/bit线)。在低电压下,I_LEAK_tol甚至超过I_READ,导致这两个bit线上的下电压降难以区分。

20130502145232158005.gif

三:8T亚阈值bit单元

为了应对亚阈值SRAM的设计挑战,采用了如图5所示的bit单元。这一双端口单元的拓扑结构具有6T存储单元和2T读缓冲单元,后者在读访问期间与数据保存结构隔开。结果是二-A中提到的SNM的限制被消除【10】。另外两个限制因素,即在参数存在的情况下的bit线漏电流和写能力,依靠buffer-foot和VVDD控制这些外围辅助得到很好的处理。

20130502145236150006.gif

A.“0”泄漏电流的read-buffer

单端8T单元的bit线漏电流和6T单元相似,除了来自未被访问单元的漏电流和来自访问单元的I_READ影响同样的节点,RDBL。因而,不论被访问单元的状态是什么,漏电流都能够拉低RDBL。图6(a)中给出了状态仿真,显示RDBL能够被访问单元正确下拉至低(实线表示),但是对于未被访问的单元由于漏电流的原因,也出现了RDBL被错误拉至低(虚线表示)。对64个单元测试RDBL状态结果仅是一个较小的采样,然而还会出现错误的情况,因而最终的集成将受到更大限制。

在本设计中,所有未被访问读缓冲的feet都被拉至VDD,如图6(b)。结果是,在RDBL被预充电后,读缓冲没有压降,没有亚阈值漏电流。图6(b)状态仿真显示即使在256个单元集成的情况下,RDBL仍能正确的保持高电平(虚线表示)。但是可以看到一些残余的压降,这主要是由于来自读缓冲结构的门泄漏和来自漏极的接点泄漏。

20130502145241214007.gif

采用这种方法必须要关注的是,外围的NMOS footer结构需要使所有来自同一访问行的单元的I_READ降低。如图7所示,本设计中每行有128个单元,会使footer结构的电流要求过高。不幸的是,这一结构面临两方面的限制,不能简单的依靠增加尺寸来增强驱动,因为会造成未被访问单元的漏电流过大;另外,最终的面积增长会抵消使用外围辅助带来的密度优势。

20130502145246456008.gif

取而代之,在本设计中,NMOS footer采用充电泵电路进行驱动,如图8(a)所示。这确保门驱动至少是600mv,而非350mv,由于footer是在亚阈值电压下,电流会按照指数形式增长,增长因子为500,如图示。结果是,footer可以采用近似最小尺寸,在未被访问的行中它们的漏电流损耗可以忽略不计。另外,由于门节点具有最小电容,充电泵和驱动电容的面积可以很小,比起一对bit单元面积,它们的面积微乎其微。充电泵本身适用于超低电压的应用中,因为它采用了PMOS,M1去预充电驱动电容,独立于阈值电压的下降。图8(b)的状态仿真显示了当某行被访问时,它的BFB节点电压增至2VDD,下面的NMOS很容易将被访问的读缓冲feet拉低。

20130502145251290009.gif

B.内部单元反馈控制

由于参数的存在,写错误会发生,我们不能保证访问结构的强度会高于负载结构的强度。然而,采用电路辅助可能迫使相应的强度实现。例如,为了增加访问的NMOS的门驱动,可以适当的将bit线电压被拉至地以下,或者是将字线电压增到VDD以上。不幸的是,这两种方法都要很大的电容,bit线或字线都会超出它应有的轨迹。一种替代的方法,能够避免精确的基准电压增长,包括依靠减小单元电源电压来减弱PMOS负载。如图9所示,随着电源电压的降低,被访问结构的强度需求也被减弱,体现在减小最小字线电压却成功写入。因而,在本设计中,在350mv电压下的依靠轻微增加写字线电压(50mv),写能力能够得到保证,但更重要的是依靠降低单元电源电压去削弱PMOS的负载。

20130502145255705010.gif

如图10(a),每行的所有单元共享一个virtual电源节点,记为V_VDD。在第一次的写周期中前半段时间里,V_VDD被外围电源驱动拉低。然而,如图10(b)所示,由于所有的被访问单元导致电压被拉回的缘故,V_VDD并未降至地。而且,由于其中的一个bit线被拉低,致使相应的存储节点QB电压下降。相应的,PMOS负载趋于打开,会形成一个从存储单元到V_VDD的电流路径;在这种情况下,单元的一半,通过PMOS负载和NMOS访问结构,会使V_VDD被拉回原来的状态。由于电源驱动的拉低强度够大,它们成为最小的局部参数,相似的,通过所有被访问的bit单元,拉高路径趋向于平均。有重要的一点要指出,电源驱动会使未被访问的行出现额外的漏电流路径。为了最小化漏电流,采用了一系列的拉低NMOS结构,这点利用了堆叠效应【11】。

20130502145300891011.gif

 

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
0
0
广告