广告

原创 【博客大赛】verilog组合逻辑环

2013-12-2 21:03 1322 0 分类: FPGA/CPLD

一:组合逻辑环

1

组合逻辑反馈环路是数字同步逻辑设计的大忌,它最容易因振荡、毛刺、时序违规等问

题引起整个系统的不稳定和不可靠。

组合逻辑反馈环路是二种高风险的设计方式,主要原因如下:

1.组合反馈环的逻辑功能完全依赖于其反馈环路上组合逻辑的门延时和布线延时等,如果

这些传播延时有任何改变,则该组合反馈环单元的整体逻辑功能将彻底改变,而且改变后

的逻辑功能很难确定。

2.组合反馈环的时序分析是无穷循环的时序计算,综合、实现等EDA 工具迫不得已一般必

须主动割断其时序路径,以完成相关的时序计算。而不同的EDA工具对组合反馈环的处理

方法各不相同,所以组合反馈环的最终实现结果有很多不确定因素。

3.通常的综合工具(synplify_pro)在处理组合逻辑反馈问题时,将产生Latch,这将对时

序造成许多问题。

这是一个组合逻辑反馈的例子,o_mux根据输入条件i_sel进行选择,当

i_sel = 0, 选择i_a作为输出,当i_sel = 1,选择i_b作为输出,当i_sel为其他值时候,

设计试图通过组合逻辑反馈使输出能够保留原来的值,这个时候问题就出现了,由

于使用了组合逻辑的反馈,综合工具会将把o_mux当作锁存器(Latch)输出,而不

会产生反馈逻辑。

// 这是一个组合逻辑反馈的例子,设计中应当避免

module comb_fead_back

    (

        input  [1:0]    i_sel,

        input           i_a,

        input           i_b,

        output  reg     o_mux

    );

    always @(i_sel or i_a or i_b) begin

        if (i_sel == 2'b00) begin

            o_mux = i_a;

        end

        else if (i_sel == 2'b01) begin

            o_mux = i_b;

        end

        else begin

            o_mux = o_mux;

        end   

end    

endmodule

20131202205948417001.jpg

2

20131202205954210002.jpg

20131202210000899003.jpg

3

20131202210005702004.jpg


 

20131202210010193005.jpg

2

20131202210016792006.jpg

20131202210021587007.jpg

无意识锁存器产生的主要原因有两个:一是在设计组合逻辑中使用不完整的条件判断

语句,即有if没有else,而是在设计组合逻辑中使用不完整的case语句;另外一个是设

计中使用到了组合逻辑反馈等异步逻辑。

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
0
0
广告
关闭 热点推荐上一条 /2 下一条