广告

原创 【博客大赛】OpenRisc1200设计说明书5

2014-3-18 19:40 612 0 分类: FPGA/CPLD 文集: OpenRisc-1200

第四章  寄存器(Register

本部分将会描述在or1200核中用到的所有寄存器,向左移位GPR11位加上REG number计算每个特殊目的寄存器的地址。从软件的角度看所有的寄存器都是32bitsUSER modesupv mode指定USER modesupv mode中每个寄存器有效访问类型。R/W代表读写访问,R仅代表读访问。

20140318193638594001.jpg

20140318193645366002.jpg

17列出了所有OR1000特殊目的寄存器中在OR1200中已经实现了的。寄存器VRUPR在下面描述。如果需要对其它寄存器有更多的认识,请参考OR1000系统架构手册。

 

Register VR description

特殊目的寄存器VR定义了OR1200处理器的版本(version)和版本标识(reversion),也定义了实现时所采用标准模板。

20140318193654415003.jpg

Register UPR description

特殊目的寄存器UPR定义了出现在处理器中的单元,每个实现单元或功能都对应一个bit。低16bits代表在OR1000架构中定义的单元,高16bits定义代表当前的通用单元。

20140318193703422004.jpg

Register CPUCFGR description

特殊目的寄存器CPUCFGR定义了cpu的功能和配置。

20140318193709623005.jpg

Register DMMUCFGR description

特殊目的寄存器DMMUCFGR定义了DMMU的功能和配置。

20140318193716142006.jpg

Register IMMUCFGR description

特殊目的寄存器IMMUCFGR定义了DMMU的功能和配置。

20140318193724407007.jpg

Register DCCFGR description

特殊目的寄存器DCCFGR定义了data cache的功能和配置。

20140318193729687008.jpg

Register ICCFGR description

特殊目的寄存器ICCFGR定义了instruction cache的功能和配置。

20140318193736397009.jpg

Register DCCFGR description

特殊目的寄存器DCFGR定义了debug unit的功能和配置。

20140318193744151010.jpg

 

 

 

 

 

 

 

 

 

                                            第五章   IO ports

OR1200IP核中有一些接口,图14给出了所有的接口类型:

20140318193749213011.jpg

Instruction wishbone master interface

OR1200有两种master wishbone版本兼容接口,指令接口用于连接Or1200和到存储器子系统用来取指令或者指令行(instructions or instruction cache lines)。

20140318193756622012.jpg

Data wishbone master interface

OR1200有两种master wishbone版本兼容接口,数据接口用于连接Or1200和到存储器子系统及外围设备用来读写数据及数据行(data or data cache lines)。

20140318193804694013.jpg

System interface

系统接口连接复,时钟及其它系统信号到OR1200处理器核。

20140318193811135014.jpg

Development interface

开发接口用于连接外部开发接口到RISC内部调试设备中,调试设备允许控制在RISC中执行编程调试,设置断点和观察点,数据流和指令流的跟踪调试。

20140318193818334015.jpg

Power management interface

功耗管理接口提供外部功耗管理单元电路的信号接口用于连接RISC核。外部功耗管理电路单元需要实现基于指定工艺的一些功能,在OR1200核中没有进行实现。

20140318193827717016.jpg

Interrupt interface

中断接口有中断输入用于连接外部设备的中断输出到RISC核。所有的中断输入都在主时钟上升沿进行有效采样。

20140318193836716017.jpg

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
0
0
广告