广告

原创 【博客大赛】时序约束的一些经验之谈

2015-1-27 22:18 778 0 6 分类: 工程师职场

前段时间有位中国科学技术大学(我梦寐以求却求而不得的学府)的研究生同学在我的博客下方留言咨询时序约束的一些问题:“如果设计的电路只是提供给NIOSII在FPGA内调用,没有外部器件的相关延时信息,该怎么约束输入输出呢”。

 

其实呢,从事IC设计或者FPGA开发这个行业,拥有聪明的大脑写好优秀的代码固然重要,然而学会对代码或者电路施加时序约束也是每个从业者应该掌握的技巧,这个技巧可以帮助你高效且合理且正确的定制SPEC或者划分模块,进而为后续项目的顺利进展打下良好的铺垫。正确合理的时序约束可以帮你实现快速综合出面积尽量小、频率尽量高的电路来。

 

通常情况下:

1、对系统的时钟频率约束的紧一些,余量可以根据情况定为10%-20%之间,比较紧的时钟约束会让综合工具尽最大的能力去综合电路。

 

2、输入和输出的延迟如果没有较为准确的参考,一般可以设置为周期的一半,而且应该为同步系统的约束,如果为异步系统的约束则没有实际的意义,另外要尤其注意纯组合电路的情况。

 

3、合理的约束时序性能的原则,60/40原则:

逻辑延迟低于timing budget 的60%,这个时候时序很容易满足;

逻辑延迟在60%-80%之间,软件综合的时间就会 变大很多;

逻辑延迟超过80%时,时序将很难满足。

 

4、对于FPGA综合及布局布线而言,您的电路所占的资源最好不要超过整个FPGA的85%,否则FPGA不能够很好的工作,电路性能可能也不会很好,所以选择FPGA资源时最好根据您项目的情况进行预估算。

 

5、虚假路径(false path)和多周期路径(multi-period)要特殊对待。

 

6、跨时钟域的地方要用跨时钟域的处理方法保证其正确性,也可以通过跨时钟域检查的工具检查其合理性。

广告

文章评论 6条评论)

登录后参与讨论

lpt87313_828139271 2015-2-9 10:50

学习了,谢谢!

xudonghai203_645169024 2015-2-8 22:10

学习和参考了

xudonghai203_645169024 2015-2-8 22:09

学习和参考了

xudonghai203_645169024 2015-2-8 22:09

分析很对,学习了

sunyzz 2015-1-29 21:09

火的应该是arm+fpga这块吧,arm用来整个系统的控制,fpga用来对系统中需要加速的部分进行加速,而且现在的工具越来越先进了,像是Xilinx和Altera都有相应的工具可以将c/c++直接转换为Verilog或者vhdl代码了,相信过不了多久说不定都不用写Verilog或者vhdl,貌似搞fpga开发的码农工资也是很高的说,希望大家共同进步吧。

风来 2015-1-29 19:41

FPGA在伴随着国内IC业的突破近期特别火啊,归根到底如果有自觉性学习就好,楼主经验丰富哦

feezai_817228858 2014-7-1 21:03

非常不错的。感谢分享。

mariohk321_586285434 2013-5-12 22:52

請各位多多指教!

kucooboy_601374266 2013-2-26 10:08

不错

pangtina_185718184 2013-2-19 10:29

so nice to have you here,thanks for sharing
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
6
0
广告
关闭 热点推荐上一条 /2 下一条