广告

原创 【博客大赛】基于DE2-115平台的Giga-Ethernet的设计与实现

2015-10-10 11:16 450 0 分类: FPGA/CPLD 文集: FPGA

1、设计介绍

在计算机网络的发展过程中,以太网技术凭借易于组网、性能高等优点而淘汰了诸如令牌环等技术而成为众多网络技术中最具影响力的一种。以太网技术随着计算机技术和通信技术的不断发展而性能日益强大,同时,它对新的网络技术的产生及发展也起着不可磨灭的作用。无论是连接个人计算机、大型服务器、网络电视、机顶盒、交换机,或者是在intranet及接入网中,以太网无疑都已经或者即将成为这些应用场合中的最佳选择。以太网的性能从最初的单工10Mbps到现在的全双工1000MbpsGigabit,以下简称千兆)、10GMbps甚至更高,性能不断的提升给用户带来了更优质的体验。

随着人们不断的对大容量网络的需要,以太网以十分惊人的速度在新安装及升级的LAN(局域网)中得到了广泛的应用和部署。然而,快速以太网(Fast Ethernet100Mbps)及交换技术的结合对网络服务器和园区、小区的主干网络带来了更大负载和压力。千兆以太网正是为了解决这种负载和压力,满足更高的需求而发展起来的。

近年来,随着光纤技术的发展;光纤到大楼(FTTB)、光纤到路边(FTTC)、光纤到服务区(FTTSA),光纤到户(FTTH)等目标的提出;日益增长的数据流和多媒体服务,大容量、高速率、多功能模块高端网络产品的市场规模的扩大,网络升级的迫切需求等因素的影响,千兆以太网技术逐渐成为当前及以后的主流(当然再以后的需求可能更高)。千兆以太网也必然以高效、高速、高性能的特点成为主干网中主流技术,广泛应用在金融、商业、教育、政府机关及厂矿企业等行业,进而逐渐走向千家万户。

为此,设计和实现千兆以太网是非常迫切和有必要的。当前有很多相关公司都推出了相应的产品,而像Altera公司也早已经提供可以在FPGA上实现的千兆以太网的IP。本项目尝试在DE2-115上设计和实现千兆以太网(主要是千兆以太网的MAC层,PHY层可以利用DE2-115上提供的PHY芯片,这样可以节省开发时间),最终将千兆以太网MAC层模块进行Avalon总线接口协议的转换,进而进行SOPC的集成,最后进行软件的开发,系统的测试和验证,如果上述这一阶段顺利,本项目组将尝试更高一阶的设计和实现,具体会在下面进行描述。


2、功能描述

功能1:实现利用千兆以太网进行高速数据传输

20151010111327778.jpg

这个阶段主要是实现千兆以太网的MAC层的硬件设计并进行系统的集成和测试,所实现的功能平台可以进行移植进行后续其它诸如高速数据采集传输通信的项目中,这是本次项目组重点实现的功能,具体的功能简单示意如下:

图中示意了主要功能模块,其它的辅助模块暂时未画出,后续会有更详细的示意。其中,GE代表千兆以太网,GE-PHY-Chip代表开发板上的千兆以太网物理层芯片,功能过程为PC机通过千兆以太网与DE2-115开发板上的SDRAM进行高速的数据通信,该过程主要是验证和测试所设计的以太网MAC层的功能。

功能2:实现利用千兆以太网进行宽带接入联网

20151010111411930.jpg

这个阶段是功能提升阶段,在完成功能1的基础之上尝试去完成,主要是实现利用千兆以太网进行宽带接入联网,具体功能简单示意如图,利用DE2-115开发板上有两块千兆以太网PHY芯片,两个以太网的Port的特征实现该功能。其中一个Port用于LAN端,与PC机进行数据通信,满足用户的上网时的数据通信需求,另外一个Port用于WAN端,与Switch(交换机)或者路由器(Router)等进行通信,实现联网的功能;千兆以太网在这个功能平台中扮演数据包收发,数据包解析,数据包存储转发等的功能。


3、效能参数

1、基本功能阶段效能参数

1)支持1port千兆以太网高速通信;

2)实现802.3协议中千兆以太网相关的功能,实现全双工/半双工,向后兼容100Mbps快速以太网;

3)千兆以太网MACFPGA综合频率125MHz(由于DE2-115开发板上千兆以太网PHY芯片只提供RGMIIMMI接口,采用RGMII接口可以进行上下沿采样最终实现1000Mbps)。

 

2、提升功能阶段效能参数

1)支持1port千兆以太网LAN端通信,1port千兆以太网WAN端通信;

2)实现数据包的正确解析、存储、转发;

3)实现正常的联网操作。

 

3DE2-115开发板在该项目中的功能

1)提供了2块千兆以太网PHY芯片及以太网端口;

2)提供了FPGA芯片用于实现千兆以太网MAC层功能,搭建SOC平台(Nios IIDMA等);

3)提供了诸如SDRAM芯片等用于SOC开发时使用;

4)提供了开发及调试的接口,诸如UartEthernet-port等。

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
sunyzz 2017-08-19 10:38
【博客大赛】AVALON总线介绍
1、AVALON总线简介Avalon总线是一种协议较为简单的片内总线,是ALTERA公司定义的片上互联总线,该总线可以将诸如NIOS II的CPU与其他外设连接起来,进而进行数据交换。AVALON总线...
sunyzz 2017-08-17 21:36
【博客大赛】不要轻易做职场滥好人
小A毕业于国内普通高校,但是他聪明,勤奋,能干,动手能力强,可是即便有这些优点也不能让小A轻轻松松找到一份好工作。这不,去年9月份小A好不容易找到一份工作,然后立马就入职了C公司,生怕C公司过两天不要...
sunyzz 2017-08-16 21:15
【博客大赛】IC设计低功耗技术四
五:工艺层面的降低功耗前面几节都是在讨论设计人员如何在前期阶段,中期阶段降低功耗,涉及到软件层面的,硬件层面的,这些技巧基本都是前辈总结出来的,或者根据理论推论出来的。但是到了后期,想降低功耗基本就要...
sunyzz 2017-08-14 22:35
【博客大赛】IC设计之低功耗技术三
四:RTL(寄存器传输)级的低功耗设计4.1 状态机的设计状态机编码中一般有两种方式,普通的二进制编码,特殊的格雷码,格雷码的特点是两个数据之间的跳变时只会有一个bit在toggle,显然比起多bit...
sunyzz 2017-08-12 16:51
【博客大赛】IC设计之低功耗技术二
三、架构层面的降低功耗系统的实现有很多的方式,每种方式对功耗的影响都不相同,本节主要介绍架构对功耗的影响。3.1 高级门口电路 在同步电路系统中,时钟占据了大部分的动态功耗,因而在一些情况下,如果有些...
sunyzz 2017-08-12 10:37
【博客大赛】IC 设计之低功耗技术一
一、前言随着计算机技术和微电子技术的迅速发展,嵌入式系统应用领域越来越广泛。节能是全球化的热潮,如计算机里的许多芯片过去用5V供电,现在用3.3V,1.8V,甚至更低的电压。目前的低功耗设计主要从芯片...
我要评论
0
0
广告
关闭 热点推荐上一条 /2 下一条