广告

原创 高速串行简史(四):开挂的自同步方式就是扫地高僧,你怎么看?

2017-5-17 16:35 430 1 1 分类: PCB

高速串行信号相对于并行信号最主要的就是通信方式的改进,这种通信方式又叫自同步方式,也即两块芯片之间通信,其中发送芯片产生的数据流同时包括数据和时钟信息,如下图所示。

gscx4-01


要实现上图所示的通信,在芯片内部还有更加详细的一些要求及模块来操作,具体实现可以参考下图所示模块框图。

gscx4-02


这些最主要的模块包括串行器(也有叫串化器)、时钟数据恢复(CDR)、解串器以及均衡器等。这样的设备与源同步接口不同,因为接收机设备包含时钟和数据恢复(CDR)电路,其基于信号的跳变沿来动态地确定数据信号的最佳采样点。 换句话说,从数据中直接提取时钟信息,而不是依赖于单独的时钟。本篇我们主要来简单介绍前面三种必要的模块,均衡器会在后续的内容中介绍。


串行器要实现的功能就是并串转换,简单来说就是将原本并行的数据转换成串行的数据。目前有两种主要的并串转换方式——可装载移位寄存器和回转选择器。这些方法的简单逻辑如下图所示。

gscx4-03


解串器的功能正好和串行器的功能及步骤相反,那就是将串行的信号又重新转换成并行信号,又叫串并转换,下面是简单的逻辑图。

gscx4-04


时钟数据恢复(CDR)顾名思义就是将数据流里面的数据和时钟在接收端恢复出来,说起来感觉很简单的样子,但实际上如下图所示时钟恢复过程无法产生一个共用时钟或者同数据一起发送的时钟。作为替代,由锁相环(PLL)合成出一个与输入串行信号的时钟频率一致的时钟,也即PLL能根据参考时钟和输入信号来产生锁定于输入信号的新时钟,所以PLL对于Serdes的接收也是至关重要的。

gscx4-05


这就是我们的串行信号,呈现出来的确实是比较简单,无非就是几对差分线路,但内部的操作却非常复杂。虽然简化了PCB设计,但对芯片的设计挑战巨大,因为有更多的模块集成在芯片内部了,这个对于我们PCB这块来说是看不到的,相当于一个黑盒子,典型的少林寺扫地高僧,简直深藏不露啊。


广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
一博科技 2018-09-21 15:08
高速串行协议之CEI-25G-LR
CEI-25G-LR是OIF协议组织下面的通用电气输入输出标准,LR是long reach的简称,可以作为CEI下面的长距离板上传输,所以目前用在背板上,某些点和802.3bj的100G-BASE-K...
一博科技 2018-08-31 17:20
高速串行协议之CEI-28G-VSR
CEI-28G-VSR是OIF协议组织下面的通用电气输入输出标准,在前面的高速先生带你看协议之10Gbps标准组织里有介绍过关于OIF组织,大家可以再了解下。目前的25G、28G光模块主要应用的就是C...
一博科技 2018-08-08 16:30
高速串行协议之SFP+
SFF8431在前面的高速先生带你看协议之10Gbps标准组织里有介绍过,大家可以再了解下:高速先生带你看协议之10Gbps标准组织今天的主角就是SFF8431下面的SFP+信号,它是目前10GBd光...
一博科技 2018-07-27 14:58
高速串行协议之10GBASE-KR
随着电子通信技术的发展,信号传输的速率已经越来越快,目前总线带宽已经发展到100Gbps/400Gbps,正在向1000Gbps带宽迈进。XAUI/XLAUI,SFP+,PCIE,SATA,QPI等都...
一博科技 2018-07-10 16:57
高速信号编码之64B/66B
上文说完了8B/10B之后,我们再来说说貌似更复杂的64B/66B编码。很多人可能在想,8B/10B编码主要作用的优化直流平衡,从8bit中插2个bit进去,这样的话最终效果能够使长0或者长1的位数不...
一博科技 2018-06-29 14:27
高速信号编码之8B/10B
前面文章说过,在高速链路中导致接收端眼图闭合的原因,很大部分并不是由于高频的损耗太大了,而是由于高低频的损耗差异过大,导致码间干扰严重,因此不能张开眼睛。针对这种情况,前面有讲过可以通过CTLE和FF...
我要评论
0
1
广告
关闭 热点推荐上一条 /2 下一条