广告

原创 PHY——内部接口协议

2017-8-28 09:46 722 0 分类: PCB

上周我们把MAC到PHY、PHY到PHY这两个子层之间的通信框架拎出来,把它们放在一个框图下,如下图所示:

图1 MAC与PHY框架

今天来讲讲这个PHY的内部、及其内部各个模块间的接口协议。PHY它包含了多个功能模块,功能模块的多少会因需要的不同而有所增减,比如:
只有10GBase-R、40GBase-R、100GBase-R的PCS需要FEC;
40GBase-R的PCS需要2个PMA、100GBase-R的PCS需要3个PMA;
只有≥1Gbps以上的背板应用场景才会用到AN。

1.功能模块介绍

我们知道PHY在OSI(开放式系统互连)参考模型下,属于物理层,PHY由多个模块组成,各个功能模块的作用如下:

PLS:PhysicalSublayer Signaling,对MAC给的信息进行传递,只在1Mb/s、10Mb/s的应用场景才出现;

PCS:Physical Coding Sublayer,对MAC给的信息进行编码,应用于≥100 Mb/s的应用场景,比如完成8B/10B、64B/66B、256B/257B编码;

FEC:Forward Error Correction,前向纠错,与10GBase-R、40GBase-R的PCS 搭配;

RS-FEC:Reed-Solomon前向纠错,比单纯的FEC纠错能力更强,与100GBase-R的PCS 搭配,采用256B/257B编码;

PMA:Physical Medium Attachment,

PMD:Physical Medium Dependent,

AN: Auto-Negotiation Function,自动协商,使背板两侧的Device能够互换信息以发挥出彼此最大的优势;


2.模块间的接口定义

1)PLS与PMA间的接口,称之为AUI(Attachment Unit Interface);

2)PCS与FEC间的接口,称之为XSBI:10Gigabit Sixteen Bit Interface;

3)PMA与PMA间的接口,可以是chip to chip,也可以是chip to module,有两种:

XLAUI:40 Gigabit Attachment Unit Interface,4条lane,每条lane的数率是10.3125Gbps;

CAUI:100 Gigabit Attachment Unit Interface,10条lane,每条lane的数率是10.31250Gbps;

4)PMA与PMD间的接口,称之为nPPI(Parallel Physcial Interface)。


nPPI特定出现在PMD所接的媒介是光纤的情况下,比如40GBase-SR4、100GBase-SR10、40GBase-LR4协议。也就是说这种情况下的PMD是光模块,nPPI就必然是一种chip to module间的接口,这也是IEEE802.3标准与OIF_CEI标准兼容的地方之一。nPPI按照通道数量的不同分成两种。


•XLPPI:40 Gigabit Parallel Physcial Interface,4条lane,每条lane的数率是10.3125Gbps;

•CPPI:100Gigabit Parallel Physcial Interface,10条lane,每条lane的数率是10.3125Gbps;


3.接口协议对通道的要求

我们了解了这么多PHY内部的接口,对于很多人,最关心的还是产品设计该怎么做?不同接口的通道(channel)衰减多少能满足要求?下面就用简单粗暴地方式来一一列举,都是干货啊!开始划重点了!


1)PLS与PMA间的AUI接口

2)PCS与FEC间的XSBI接口

对通道没有给出无源的要求,但对接收端的信号质量和时序有要求,测试工程师应该喜欢这张标准定义方式。

 

3)PMA与PMA间的XLAUI、 CAUI接口

  • 如果是用于chip to chip的场景,则对channel的要求如下所示:

 

 

如果是用于chip to module的场景,则channel分为host、connector、module三部分,如下图所示:

 

 

下面是对host插损的详细要求:

 

 
下面是对Module插损的详细要求:

 

 

4)PMA与PMD间的nPPI(XLPPI、CPPI) 接口

下面是对host部分的详细要求:

 

 

用插损、回损的表达方式对通道做要求,一部分工程师对于此感觉依然是云里雾里,看着这些所谓的dB完全不理解,那么下面还一种更为大家熟悉的方式:眼图,这也是在产品测试阶段最直观的标准。对于XLAUI、CAUI、nPPI接口眼图标准如下所示:

PHY子层内部接口今天就介绍到此,下周我们开始讲讲两个PHY之间的传输协议,通过背板、光纤传输的10G、25G信号有什么要求,比如10GBase-KR、100GBase-KR4等协议。

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
一博科技 2018-09-21 15:08
高速串行协议之CEI-25G-LR
CEI-25G-LR是OIF协议组织下面的通用电气输入输出标准,LR是long reach的简称,可以作为CEI下面的长距离板上传输,所以目前用在背板上,某些点和802.3bj的100G-BASE-K...
一博科技 2018-08-31 17:20
高速串行协议之CEI-28G-VSR
CEI-28G-VSR是OIF协议组织下面的通用电气输入输出标准,在前面的高速先生带你看协议之10Gbps标准组织里有介绍过关于OIF组织,大家可以再了解下。目前的25G、28G光模块主要应用的就是C...
一博科技 2018-08-08 16:30
高速串行协议之SFP+
SFF8431在前面的高速先生带你看协议之10Gbps标准组织里有介绍过,大家可以再了解下:高速先生带你看协议之10Gbps标准组织今天的主角就是SFF8431下面的SFP+信号,它是目前10GBd光...
一博科技 2018-07-27 14:58
高速串行协议之10GBASE-KR
随着电子通信技术的发展,信号传输的速率已经越来越快,目前总线带宽已经发展到100Gbps/400Gbps,正在向1000Gbps带宽迈进。XAUI/XLAUI,SFP+,PCIE,SATA,QPI等都...
一博科技 2018-07-10 16:57
高速信号编码之64B/66B
上文说完了8B/10B之后,我们再来说说貌似更复杂的64B/66B编码。很多人可能在想,8B/10B编码主要作用的优化直流平衡,从8bit中插2个bit进去,这样的话最终效果能够使长0或者长1的位数不...
一博科技 2018-06-29 14:27
高速信号编码之8B/10B
前面文章说过,在高速链路中导致接收端眼图闭合的原因,很大部分并不是由于高频的损耗太大了,而是由于高低频的损耗差异过大,导致码间干扰严重,因此不能张开眼睛。针对这种情况,前面有讲过可以通过CTLE和FF...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条