广告

直面使用quartus遇到的问题

2018-5-11 09:54 858 1 2 分类: FPGA/CPLD 文集: 问题总结


安装破解
quartus prime 18 破解(http://bbs.eetop.cn/viewthread.php?tid=702705)
这个人还有一系列其他的破解软件,可以打开他的空间看看(http://www.eetop.cn/blog/2901/mode-corpus.html)

can't find design entity
在新建工程后,点击工程文件发现居然说无法打开???
网上查说没破解成功,在我重新破解一次后发现不是这个问题。
还好我有谷歌,还是让我找到了解决方案
说是需要自己手动创建design entity,下面是具体解决方案

解决方案
在使用Project Wizard创建好工程后,你以为就创建好工程了?

双击“myFPGAgizmo”编辑代码,会弹出一个不太直观的错误:
  Can't find design entity "myFPGAgizmo".

大概会像下图这样 


你需要自己手动的添加一个新的DESIGN ENTITY
File - New - Verilog HDL File: 


新建文件一开始不能自己命名,要保存时才能命名,这点和Visual Studio很像 


要注意一下: module的名字要和"top level"文件名相同,而且要注意大小写,否则的话,就会报错
  Top level design entity "myFPGAgizmo" is undefined


测试代码如下:
module myFPGAgizmo (x1, x2, f);
  input x1, x2;
  output f;
  assign f = (x1 & ~x2)|(~x1 & x2);
endmodule

Critical Warning: Synopsys Design Constraints File file not found: 'xxx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

这是缺少了SDC文件,SDC文件在我看来是用来约束时序,配置时钟的。
学过数电我们都知道,时序电路的时钟是非常关键的,如果没有配置时钟的话,Quartus默认会配置1GHz时钟,这很显然是没法工作的。
解决方法就是File->New,然后的弹出窗口中选择Other Files->Synopsys Design Constraints File。配置好SDC文件保存时要注意,文件名字要和顶层文件名相同。

相关的SDC文件的设置参考[Timing Analyzer User Guide](https://www.altera.com/documentation/psq1513989797346.html#mwh1412203473349)

一个简单的SDC例子如下:
create_clock -period 20.00 -name adc_clk [get_ports adc_clk]
derive_pll_clocks
derive_clock_uncertainty

Error (xxx): Logic function of type xxx and instance "inst" is already defined as a signal name or another logic function

这是因为名字重复了。如下图,我一开始没有注意到,有的symbol是由名字的,刚创建出来的时候都是一样的,一编译就会出错,修改后就好了。


Can’t launch the ModelSim-Altera software…
运行ModelSim仿真时发现无法打开仿真

这是因为没有设置ModelSim的位置导致的,Tools->Options..

然后设置好你的ModelSim路径

保存好后运行测试成功

广告

文章评论 2条评论)

登录后参与讨论

greedyhao 2018-5-16 15:47

晴天娃娃: 您好,上图中的原理图中symbol上的标号显示不完整应该如何解决?
看别人说,是软件问题,我暂时也不知道解决办法

晴天娃娃 2018-5-16 15:10

您好,上图中的原理图中symbol上的标号显示不完整应该如何解决?
相关推荐阅读
greedyhao 2018-09-29 21:18
对Xil_Out32未定义的引用
第一次在HLS中遇见一个官方库函数未定义问题,这就把解决方法记录下来。在创建好工程,写完工程代码后,发现报错如下./src/led_controller_test_tut_4A.o:在函数‘main’...
greedyhao 2018-09-29 21:12
Vivado生成Bitstream失败的解决方法
跟着实验指导书,难得的又遇到问题了,在最后生成Bitstream的时候出错了,无法生成Bitstream。报错信息如下[DRC NSTD-1] Unspecified I/O Standard: 4 ...
greedyhao 2018-09-17 22:26
zybo初体验
前段时间过生日,亲戚给了些钱让我自己买生日礼物,早就想搞一块zynq的板了,但是淘宝一看太贵,于是去咸鱼上淘了一块二手的ZYBO(谁知道是不是二手,反正看着挺新)来玩玩。学习肯定是从官方资料开始的,T...
greedyhao 2018-09-13 10:53
运行c代码前发生了什么
众所周知,c代码也是一种比较高级的语言了,机器是没有办法直接运行的,机器所能理解的只有机器码--那一串0和1而已。虽然早就知道c代码是先经过编译链接最后才放在机器上执行,但是在这么一个过程中究竟发生了...
greedyhao 2018-09-06 17:58
Ubuntu18.04+Win10双系统指南
有些操作在windows下不太方便,所以一怒之下,装了双系统。说到双系统,不得不说一件伤心的事情了,由于在备份的时候皮了一下,我..我的..资料全没了...接下来进入主题准备步骤1. 关闭Sercur...
greedyhao 2018-08-30 11:52
Matlab实现模拟调制与解调
本文会介绍简单的模拟调制解调方法,涉及AM、DSB、SSB,但没有VSB,VSB相关的资料会在后文附上。幅度调制幅度调制原理幅度调制是由调制信号去控制高频载波的幅度,使之随调制信号作线性变化的过程简单...
我要评论
2
1
广告