广告

原创 Gray码

2013-8-24 11:14 256 1 1 分类: 工程师职场 文集: FPGA

Gray码是一种数字编码方式,可以使相邻的两个数之间只有一位的差别。

构造格雷码的方式很简单,首先列出

0

1

以底部为水平轴在轴下方写出轴上方的反射,并在轴上方数字左边都加0,轴下方数字都加1:

00

01

11

10

这只是2位的表示0~3的Gray码,重复相同操作还可以得到:

000

001

011

010

110

111

101

100

 

假设有4位二进制码abcd和格雷码efgh

因为二进制码abcd和Gray码之间有如下结论:

e = a

f = a ^ b

g = b ^ c

h = c ^ d

 

a = e

b = e ^ f

c = e ^ f ^ g

d = e ^ f ^ g ^ h

广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
maojianhua2007fang_905779665 2013-12-05 10:49
win7系统安装usb blaster驱动
在win7下安装usb blaster驱动时,win7一般把usb blaster识别成一个没感叹号的usb设备和两个有感叹号的usb blaster,需注意更新驱动要先选中那个没感叹的usb设备...
maojianhua2007fang_905779665 2013-09-21 09:45
门控时钟的使用条件
    通常用阵列时钟构成门控时钟。门控时钟常常同微处理器接口有关,用地址线去控制写脉冲。然而,每当用组合函数钟控触发器时,通常都存在着门控时钟。如果符合下述条件,门控时钟可以像全局时钟一样可靠的...
maojianhua2007fang_905779665 2013-08-28 16:28
verilog之“缩减运算符”
reg[3:0]  B; reg         C; assign   C = &B; 相当于:C = (( B[0] & B[1] ) & B[2] ) &...
maojianhua2007fang_905779665 2013-08-03 22:48
如何正确使用FPGA的时钟资源
把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。 赛灵思在其FPGA中提供了丰富的时钟资源,大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来...
maojianhua2007fang_905779665 2013-08-03 22:39
matlab cellstr
S = ['abc', 'defg'; 'hi'] S =         abc        defg         hi   whos S   Name    ...
我要评论
0
1
广告
关闭 热点推荐上一条 /1 下一条