广告

原创 nios 工程编译报错问题

2012-12-25 10:22 289 0 分类: FPGA/CPLD
报错.jpg
在编译时发生了如此报错,根据报错发现应该是路径太长了,可是转到D根目录下还是报错,上网收了一下,有可能是自己的工程名与下面底层模块名同名了, 或是工程名或者是模块明中有空格号等。
在C盘下更改名之后编译成功
广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
wfbisheng_262691721 2013-01-13 19:43
最近做的一个PWM波
这个程序是正对430f149,开始学习这款单片机,由于我需要参数一个频率在100K~200K之间的频率,所以就采用外部晶振。。由于最开始设置没对,时钟没信号输出。最后发现不能设置LPM3 ,并且后...
wfbisheng_262691721 2013-01-03 21:50
菜鸟,请你们真爱生命,远离Proteus
*注:此文专为21IC而著,可以转载,但需保留本说明,否则将可能导致版权追究       Proteus可能是本版面最受争议的软件之一,我骂他,同时也因为骂他而受别人骂,所以今天我就来告诉新同学...
wfbisheng_262691721 2012-12-31 11:44
nios ii 调试SDRAM读写
最近想用Nios完成SDRAM读写的问题,可是总是出问题,如果不用SDRAM,即是直接对IO口赋值,能够正常的完成,可是当把数据先缓冲到SDRAM中,然后再进行读取一直没反应。然后上网搜原因,大概...
wfbisheng_262691721 2012-12-25 11:37
nios 中常见函数
  (转)NiosII常用函数整理 IO操作函数 函数原型:IORD(BASE, REGNUM)  输入参数:BASE为寄存器的基地址,RE...
wfbisheng_262691721 2012-12-07 11:29
Cyclone III中LVDS的设计
  一,概述 LVDS低压差分信号,最早由美国国家半导体公司 提出的一种高速串行信号传输电平,由于它传输速度快,功耗低,抗干扰能力强,传输距离远,易于匹配等优点,迅速得到...
我要评论
0
0
广告