广告

原创 SDRAM自动刷新模块设计

2017-1-10 13:58 488 0

今天本来已经将支持突发的读写模块写好了,但是实在太晚了,还没来得急仿真测试,肯定会存在一定的问题,所以先把自动刷新模块的相关内容贴上来,等周末把所有的代码测试好了,就上完整的设计文档和工程源码


目录


一、上电刷新模块


1.1 需求(命题要求)


1.2 架构分析


1.3 控制器(sdram_fsm)状态转移图


1.4 刷新器(sdram_ref)状态转移图


二、上电刷新和读写模块(完整控制器)


一、上电刷新模块


1.1 需求(命题要求)


1.2 架构分析


1.3 控制器(sdram_fsm)状态转移图


状态定义:


S0:上电初始化过程(EN_INIT)


S1:自动刷新计数器使能(EN_REF_TIM)


S2:等待一次刷新完成(WAIT_REF_DONE)


1.4刷新器(sdram_ref)状态转移图


状态定义:


S0:空闲状态,等待刷新使能信号(IDEL)


S1:预充电(PRE)


S2:NOP(DO_NOP)


S3:刷新及tRFC等待(DO_REF)


S4:完成,等待使能控制信号的撤消(WAIT)


在实际过程中,刷新器完成一次刷新并发出完成信号后,该信号需要在下一拍才会到达控制模块去检测,此时,en依旧没有被控制模块清零,若直接跳转到空闲状态,可能会立即触发下一次刷新,为了保险起见,在这里增设S4状态,等待en为低之后再跳转回空闲状态,从而保证了不会立即触发下一次刷新操作。(这里主要是我对节拍的分析还不是特别明晰,待仿真过后根据时钟节拍再确定是否需要等待状态)


广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
小梅哥 2019-09-04 22:10
小梅哥FPGA时序分析笔记(6.2)深入现象看本质——庖丁解牛之FPGA内数据传输模型
通过上一节,我们了解了FPGA内部数据的传输形式,接下来我们就可以根据上一节的内容来总结一下FPGA内部的数据传输模型了。 时钟和数据传输路径 通过上一节内容中,我绘制的那个FPGA内部数...
小梅哥 2019-09-01 21:28
小梅哥FPGA时序分析笔记(6.1)深入现象看本质——庖丁解牛之FPGA可编程原理
上一次发博客,已经是2个月前了,这中间两个月,干了件很有意义的事情,尤其是对于自己来说,感觉学到了非常多的知识和经验,每天都很忙,忙到没时间逛网站博客,终于忙完闲下来了,连载的事情可不能忘,终于可以书...
小梅哥 2019-07-02 08:57
小梅哥FPGA时序分析笔记(五)I/O约束显神威——深入龙潭
大家一定对我上一节的突然结尾表示一脸茫然:我是来学习时序约束的,然后你告诉我时序约束里面IO约束很重要,然我又跟着你的文章继续往下看,本以为你就要讲如何进行IO约束了,结果呢,你一个取反时钟就把我们打...
小梅哥 2019-06-30 11:07
小梅哥FPGA时序分析笔记(四)I/O时序定成败——化险为夷
小梅哥FPGA时序分析从遥望到领悟系列没有遇见过I/O时序问题,没有通过I/O约束方式实际解决过I/O时序问题,就很难明白I/O约束的重要性,也很难相信各种EDA软件真的有那么的傻白甜。 我遇到...
小梅哥 2019-06-22 10:32
小梅哥FPGA时序分析笔记(三)时钟约束真重要——事实说话
小梅哥FPGA时序分析从遥望到领悟系列以前,那是在以前,经常有网友(原谅我行文动不动就是网友说,网友问,毕竟我是卖开发板的,正面接触学FPGA的网友相对多一些,所以这些也都是事实存在的事情)问我:小梅...
小梅哥 2019-06-21 10:33
小梅哥FPGA时序分析笔记(二)时钟质量是生命——初遇时序
小梅哥FPGA时序分析从遥望到领悟系列第一次遇到时序问题并通过相应的手段解决问题,算是2年前做百兆以太网图像传输的时候了吧。当时遇到的问题为:同一个工程,每次编译结果的效果都不一样,有的时候编译了,下...
我要评论
0
0
广告
关闭 热点推荐上一条 /1 下一条