原创 FPGA代码分析之手动建立模块连接图

2017-1-10 14:46 1125 1 1

在FPGA的学习和设计中,经常需要阅读分析别人的代码,往往一个大型的设计,顶层模块下面会有十几个子模块,而每个子模块下面又可能包含有若干个更小的子模块,若对系统结构不了解,往往很难分析出该设计的框架结构。虽然借助系统的RTL图能够直观的了解各个模块之间的连接,但是当信号实在太多之后,分析RTL图也是一件非常困难的事,对每个模块各个信号的流向也难以准确的把握。因此,这里提出一种手动绘制系统结构图的方式,该方式为在画图软件下通过手动绘制模块,并手动连线的方式来增强对系统架构的理解,不止是分析别人的代码,在自己的系统设计完成之后,也可以绘制这么一张图,有了这张图,编写说明文档就非常的方便了。以下我就通过对特权大神早期的那个逻辑分析仪工程的分析,来绘制其系统结构图。


首先,我将quartus II生成的RTL图贴出来,


可以看到,quartus II生成的RTL结构图布线比较凌乱,分析结构还行,但是要编写文档,就万万不能满足了。


下面,我贴上自己刚刚在Microsoft Visio里面绘制的该系统的结构图:


可以看到,自己手工绘制的结构图结构清晰,信号连接清楚,格式工整,很适合用于文档的编写。不熟悉系统的人,看过该结构图之后,就会对系统的结构有一个清晰的认识。


为了表明该方法在实际中的作用,这里上传一份文档,该文档是至芯科技的李凡老师编写的一个简单的hdl设计的教程,其中,第129页,第131页就通过这种结构图的方式详述了ZX007 SOC的结构和ZX007 SOB的结构。


广告

文章评论 0条评论)

登录后参与讨论
相关推荐阅读
小梅哥 2019-09-04 22:10
小梅哥FPGA时序分析笔记(6.2)深入现象看本质——庖丁解牛之FPGA内数据传输模型
通过上一节,我们了解了FPGA内部数据的传输形式,接下来我们就可以根据上一节的内容来总结一下FPGA内部的数据传输模型了。 时钟和数据传输路径 通过上一节内容中,我绘制的那个FPGA内部数...
小梅哥 2019-09-01 21:28
小梅哥FPGA时序分析笔记(6.1)深入现象看本质——庖丁解牛之FPGA可编程原理
上一次发博客,已经是2个月前了,这中间两个月,干了件很有意义的事情,尤其是对于自己来说,感觉学到了非常多的知识和经验,每天都很忙,忙到没时间逛网站博客,终于忙完闲下来了,连载的事情可不能忘,终于可以书...
小梅哥 2019-07-02 08:57
小梅哥FPGA时序分析笔记(五)I/O约束显神威——深入龙潭
大家一定对我上一节的突然结尾表示一脸茫然:我是来学习时序约束的,然后你告诉我时序约束里面IO约束很重要,然我又跟着你的文章继续往下看,本以为你就要讲如何进行IO约束了,结果呢,你一个取反时钟就把我们打...
小梅哥 2019-06-30 11:07
小梅哥FPGA时序分析笔记(四)I/O时序定成败——化险为夷
小梅哥FPGA时序分析从遥望到领悟系列没有遇见过I/O时序问题,没有通过I/O约束方式实际解决过I/O时序问题,就很难明白I/O约束的重要性,也很难相信各种EDA软件真的有那么的傻白甜。 我遇到...
小梅哥 2019-06-22 10:32
小梅哥FPGA时序分析笔记(三)时钟约束真重要——事实说话
小梅哥FPGA时序分析从遥望到领悟系列以前,那是在以前,经常有网友(原谅我行文动不动就是网友说,网友问,毕竟我是卖开发板的,正面接触学FPGA的网友相对多一些,所以这些也都是事实存在的事情)问我:小梅...
小梅哥 2019-06-21 10:33
小梅哥FPGA时序分析笔记(二)时钟质量是生命——初遇时序
小梅哥FPGA时序分析从遥望到领悟系列第一次遇到时序问题并通过相应的手段解决问题,算是2年前做百兆以太网图像传输的时候了吧。当时遇到的问题为:同一个工程,每次编译结果的效果都不一样,有的时候编译了,下...
广告
我要评论
0
1
广告
关闭 热点推荐上一条 /2 下一条