广告

原创 EDN,今天我再一次的回归了。

2011-9-22 16:52 1289 0 5 分类: FPGA/CPLD

今天,我认真地翻看了,我的EDN,发现以前发表的感谢或者说是杂谈点击率达到3500+,对一个较为不太多说的人,感到无比的高兴。先乐一下 ,哈哈。

说到回归,主要是只从09年 参加电子设计大赛,大学生数学建模以后,把大量时间投入到了,课业和复习考研上了。但我的心一直关注这里。我一直觉得EDN是一个非常不错的网站,让我学到了很多。

现在,在校读研究生,我再一次认真地加入了EDN这个大家庭,我热衷于FPGA,虽然这几天一直在恶补以前忘记了的东西。我相信不久的将来,你们将在论坛里,或博客中看到我的身影,那时的我,不在是自发表求助的贴,要把自己的心得,自己的体会。希望能和大家一起努力,加油共同进步。

广告

文章评论 5条评论)

登录后参与讨论

xucun915_925777961 2011-9-23 12:54

支持^_^

408710332_308503918 2011-9-23 09:21

谢谢,会继续加油努力。

zd.cai_402214705 2011-9-23 08:42

huanyin

408710332_308503918 2011-9-22 20:35

谢谢

飞言走笔 2011-9-22 17:38

welcome!

akuei_2_550826815 2011-5-6 17:54

该死的,录制视频消耗太多时间了
相关推荐阅读
408710332_308503918 2011-11-24 22:34
TQ对于我这个非深入理解的人来说。。
TIMEQUEST,或时序约束,对于一个单干的人来说实在有点痛苦啊。知道它,对于一个硬件工程师的重要性,可惜现在处于无法入门的阶段啊。差不多已经理解了,书上介绍的概念,但如何用到实际的项目中,完全...
408710332_308503918 2011-10-30 21:45
哎,~终于可以再搞FPGA了
     本来打算以前就要好好搞FPGA了,无奈老板要求,弄了一段时间的ZIGBEE,入门开始的(通信协议这块以前没开过,把我弄的痛苦死了)。还好陆陆续续一个多月,基本掌握了它,可以完成室内相关气...
408710332_308503918 2009-07-18 20:35
请问各位大侠:为何我对时序图的分析老不太对呢?
        最近,查了很多的资料,有很多资料,他给的时序图,我自己写代码时老碰到问题,老不对,感觉没有那种上手的感觉,或说没有手感吧。我现在一直在用verilog 编写程序,各位大哥大姐,给小弟一...
408710332_308503918 2009-06-25 20:28
我很次,但我在加油...
暑假又来了,不知道干嘛呢?继续我们的小东西制作吧,因为什么都不会,真的什么都不会,只有理论,理论而言啊。吧我未完成的完成吧,吧我想做的做完吧,因为我次,所以我在加油,我不想别人比我好,我看不惯恨人比我...
408710332_308503918 2009-06-21 23:05
努力了几个月,结果什么都没有...
哎 ,原本努力了,终会有点回报,结果什么都没有。今年的电子设计大赛我好像参加啊, 可现在呢?哎 ,上午刚刚去答辩(学校选队),由于自己准备的不好,也许自己的实力还是不行吧,做的项目没有完成,而且还不知...
我要评论
5
0
广告