广告

计数器

2006-12-25 20:35 3428 0 3 分类: FPGA/CPLD

PS1:这两天写论文写的晕头转向,越想越没有意思,早知道就开个跟自己关系大点的题目,那样也可以为将来的工作多打点基础,没办法,有时间也不能把以前的东西给丢了啊,这样相互补充着学吧,再说了,既然是跟编程有关的,那最后就肯定得落实到实现上,所以自己看再多也没有用,关键是自己能动手写出点东西了,那怕你写的乱七八糟,那也是有自己的想法。


PS2:今天心情有点糟,呵呵,怎么能这样,不知道自己应不应该坚持下去


非常谢谢riple!


//2006  BY JR  


// 一个计数器  有时间再把注释加上吧 人的大脑是最不可靠的东西,呵呵



// 一个四位的计数器,在火龙刀上运行正常。主要是熟悉FPGA开发板的引脚定义设置,阅读开发板文档



module led(clk,load,addr,datain,A,B,C,D,E,F,G,H,A0,A1,A2,A3,EN);


input clk,load;
input [1:0] addr;
input [7:0] datain;
output A,B,C,D,E,F,G,H,EN;   //7段数码管及旁边的小数点
output A0,A1,A2,A3;
reg A,B,C,D,E,F,G,H;
reg A0,A1,A2,A3;
reg [7:0] LED0,LED1,LED2,LED3;   //四个LED显示管
reg [1:0] shiftreg;
reg [17:0] count;  //设置一个计数器,对系统时钟进行分频,不然计数太快
assign  EN="0";    //定义初始状态


//write the register
always@(posedge clk)
 begin
   if(load)
      case(addr)
       2'b00: LED0<=datain;
       2'b01: LED1<=datain;
       2'b10: LED2<=datain;
       default: LED3<=datain;
  endcase
 end


always@(posedge clk)
begin
 count<=count+18'b1;
end


always@(posedge clk)
begin
  if(count==18'b1)
    shiftreg<=shiftreg+2'b1;
end
//chip select
always@(posedge clk)
begin
  case (shiftreg)
   2'b00:
   begin
   {A3,A2,A1,A0}<=4'b0001;
   {A,B,C,D,E,F,G,H}<=LED0;
   end        
 
   2'b01:
   begin
   {A3,A2,A1,A0}<=4'b0010;
   {A,B,C,D,E,F,G,H}<=LED1;
   end


   2'b10:
   begin
   {A3,A2,A1,A0}<=4'b0100;
   {A,B,C,D,E,F,G,H}<=LED2;
   end


   default:
   begin
   {A3,A2,A1,A0}<=4'b1000;
   {A,B,C,D,E,F,G,H}<=LED3;
   end
  endcase
end
endmodule


//测试程序
module top(clk,A,B,C,D,E,F,G,H,A0,A1,A2,A3,EN);
input clk;
output A,B,C,D,E,F,G,H,A0,A1,A2,A3,EN;
reg load;
reg [1:0] addr;
reg [7:0] datain;
reg [3:0] number0,number1,number2,number3;
reg [7:0] temp0,temp1,temp2,temp3;


reg [25:0] count;  //分频计数器


led led1(clk,load,addr,datain,A,B,C,D,E,F,G,H,A0,A1,A2,A3,EN);


always@(posedge clk)     //26位是大体计算出来的,没有严格要求
  count<=count+26'b1;
 
always@(posedge clk)
 begin
   if(count==26'b1)
     begin
      load<=1'b1;
      datain<=temp0;
      addr<=2'b00;
     end 
   else
   if(count==26'b11)
    begin
      load<=1'b1;
      datain<=temp1;
      addr<=2'b01;
     end 
   else
     if(count==26'b101)
     begin
      load<=1'b1;
      datain<=temp2;
      addr<=2'b10;
     end 
     else
     if(count==26'b111)
     begin
      load<=1'b1;
      datain<=temp3;
      addr<=2'b11;
     end
     else
     load<=1'b0;               
 end 
 //个位计数器 满9就清零
  always@(posedge clk)
  begin
  if(count=={26{1'b1}})
    begin
     if(number0==4'b1001)
     number0<=4'b0;
     else
    number0<=number0+4'b1;   
    end
   end 
  
 //十位计数器
  always@(posedge clk)
  begin
  if(count=={26{1'b1}}&&number0==4'b1001)
    begin
     if(number1==4'b1001)
     number1<=4'b0;
     else
    number1<=number1+4'b1;   
    end
   end 
  //百位计数器
  always@(posedge clk)
  begin
  if(count=={26{1'b1}}&&number0==4'b1001&&number1==4'b1001)
    begin
     if(number2==4'b1001)
     number2<=4'b0;
     else
    number2<=number2+4'b1;   
    end
   end 
 
 // 千位计数器
  always@(posedge clk)
  begin
  if(count=={26{1'b1}}&&number0==4'b1001&&number1==4'b1001&&number2==4'b1001)
    begin
     if(number3==4'b1001)
     number3<=4'b0;
     else
    number3<=number3+4'b1;   
    end
   end 
    
 always@(posedge clk)
 begin
 case(number0)
 4'b0000: temp0<=8'b000_00010;
 4'b0001: temp0<=8'b100_11110;
 4'b0010: temp0<=8'b001_00100;
 4'b0011: temp0<=8'b000_01100;
 4'b0100: temp0<=8'b100_11000;
 4'b0101: temp0<=8'b010_01000;
 4'b0110: temp0<=8'b010_00000;
 4'b0111: temp0<=8'b000_11110;
 4'b1000: temp0<=8'b000_00000;
 4'b1001: temp0<=8'b000_01000;
 default:temp0<=8'b000_00010;
 endcase
 end
 
 always@(posedge clk)
 begin
 case(number1)
 4'b0000: temp1<=8'b000_00010;
 4'b0001: temp1<=8'b100_11110;
 4'b0010: temp1<=8'b001_00100;
 4'b0011: temp1<=8'b000_01100;
 4'b0100: temp1<=8'b100_11000;
 4'b0101: temp1<=8'b010_01000;
 4'b0110: temp1<=8'b010_00000;
 4'b0111: temp1<=8'b000_11110;
 4'b1000: temp1<=8'b000_00000;
 4'b1001: temp1<=8'b000_01000;
 default:temp1<=8'b000_00010;
 endcase
 end
 
 always@(posedge clk)
 begin
 case(number2)
 4'b0000: temp2<=8'b000_00010;
 4'b0001: temp2<=8'b100_11110;
 4'b0010: temp2<=8'b001_00100;
 4'b0011: temp2<=8'b000_01100;
 4'b0100: temp2<=8'b100_11000;
 4'b0101: temp2<=8'b010_01000;
 4'b0110: temp2<=8'b010_00000;
 4'b0111: temp2<=8'b000_11110;
 4'b1000: temp2<=8'b000_00000;
 4'b1001: temp2<=8'b000_01000;
 default:temp2<=8'b000_00010;
 endcase
 end
 
 always@(posedge clk)
 begin
 case(number3)
 4'b0000: temp3<=8'b000_00010;
 4'b0001: temp3<=8'b100_11110;
 4'b0010: temp3<=8'b001_00100;
 4'b0011: temp3<=8'b000_01100;
 4'b0100: temp3<=8'b100_11000;
 4'b0101: temp3<=8'b010_01000;
 4'b0110: temp3<=8'b010_00000;
 4'b0111: temp3<=8'b000_11110;
 4'b1000: temp3<=8'b000_00000;
 4'b1001: temp3<=8'b000_01000;
 default:temp3<=8'b000_00010;
 endcase
 end


endmodule

广告

文章评论 3条评论)

登录后参与讨论

jerryer 2006-12-27 11:11

呵呵,谢谢riple。

ash_riple_768180695 2006-12-26 23:13

还是给点注释好。

ash_riple_768180695 2006-12-26 23:05

坚持就是胜利。
相关推荐阅读
jerryer 2007-07-29 17:55
水货和行货
何谓行货呢?行货就是得到生产厂商的认可,由某个商家取得代理权或者直接由该生产厂商的分支机构在某个指定的地区进行销售的产品,由于行货需要让代理商及其分支机构获得合理甚至是暴利的利润,而且必须缴纳符合该地...
jerryer 2007-07-17 21:56
让心休息一下
第一题:)Ps @-]/`GuestEDA中国门户网站iz \:p*K)f9]X6\!W  一只小狗带了足够多的水和食物到沙漠旅行(没有天敌等危害),结果在第EDA中国门户网站~S8G2kp!e@  ...
jerryer 2007-07-14 12:27
[转]基本触发器
一、触发器的概念 复习:组合电路的定义?构成其电路的门电路有何特点?组合电路与时序电路的区别?门电路:在某一时刻的输出信号完全取决于该时刻的输入信号,没有记忆作用。触发器:具有记忆功能的基本逻辑电路,...
jerryer 2007-07-04 22:04
中国半导体行业协会06年十大半导体企业统计结果
为全面总结2006年国内各有关半导体企业所取得的成绩,依据参加全国半导体行业统计企业的上报数据,中国半导体行业协会分别排出2006年度国内10大集成电路设计企业、10大集成电路与分立器件制造企业以及1...
jerryer 2007-06-30 23:19
IC 专业术语
//真的很搞,本来以为离开学校后再也不会考试了,呵呵,但是到公司后还是不断的参加考试,下周更惨,一周就考三次,哈哈。没办法,有些东西还得准备,专业术语也考,早就忘光了。ASIC:  Applicati...
jerryer 2007-06-22 23:49
[转]Ncverilog 命令使用详解
我们知道,由于NC-Verilog使用了Native Compile Code 的技术来加强电路模拟的效率,因此在进行模拟时必须经过compile(ncvlog 命令)以及elaborate(ncel...
我要评论
3
0
广告