广告

巧设Toggle Rate避开规则检查

2010-8-22 17:15 3130 0 4 分类: FPGA/CPLD

巧设Toggle Rate避开规则检查


         在特权同学的《Cyclone III原型开发调试》一问中,提到的第一个遇到的问题就是EP3C5E144/EP3C10E144/ EP3C16E144/ EP3C25E144器件在PIN12分配给EPCS控制器的DCLK信号时,PIIN11无法使用。


         问题的产生是这样的,当在一个NIOS2系统中添加了一个EPCS控制器外设后,Cyclone III和之前的器件不一样,需要设计者手动分配各个管脚。在《Quartus II Handbook, Volume 5: Embedded Peripherals.pdf》的EPCS Device Controller Core一节中,把作为手动分配的Cyclone III需要做的注意事项提得很清楚。如图1所示,PIN12管脚分配给了EPCS控制器的时钟DCLK,而PIN11分配给了SDRAM的D0。在这个设计者中,特权同学很认真仔细的做了管脚分配,然后编译,得到的回报却是如下所示的error信息:


Error: Cannot place I/O pin sdram_data[0] with I/O standard 3.3-V LVTTL in pin location 11 -- possible switch coupling with I/O pin epcs_dclk in pin location 12.


17a57583-19ab-46cc-bd51-005d8c17517f.JPG



图1


         虽然已经猜到了是工具在编译的时候特别的对器件的相邻管脚间一些电气特性做了特殊的检查,检查的初衷当然是好的,但是问题是也许设计者的设计本身好像不存在这方面的问题,也似乎没有这个检查的必要。


         后来,在《AN466:Cyclone III Design Guidelines》中关于Pad Placement Consideration一节有如下描述:


In specific applications, you can relax the restriction checks in the Quartus II software.For instance, if you have a non-toggling single-ended pin, you can place it closer to a differential pin safely, thereby bypassing pin placement checks. To set this in the Quartus II software, assign 0 MHz toggle rate to Toggle Rate assignments for the pin in the Assignment Editor. The Output Enable Group assignment is another setting that is useful especially in external memory interfaces to allow efficient placement of output or bidirectional pins in a VREF group when a voltage referenced input is used in the group.


         其大意也是说到对于一些挨着差分信号的管脚,如果这个管脚本身并非是频繁变化的信号,那么可以放宽他的检查要求,前提当然是设计者可以确保它能够安全的和差分信号挨着并且正常工作。至于设置避开对用户来说过于严厉的检查,方法也很简单,在Pin Planner中将相应管脚的Toggle Rate设置为0MHz即可。如图2所示,这里是设置PIN_12的Toggle Rate为0MHz。当然,设置PIN_11为0MHz也是没有问题的。



 051802eb-4669-4f75-a2eb-1e90908513aa.JPG


图2


《Cyclone III原型开发调试》:


http://blog.ednchina.com/ilove314/1819329/Message.aspx


 

广告

文章评论 4条评论)

登录后参与讨论

zhangjiliang-1_774924151 2015-8-5 09:35

不错,感谢感谢

jialaywang1990_293750274 2015-7-31 09:09

谢谢您的无私

changji.ang_902036521 2015-7-27 10:01

菜鸟飘过,看到这个,好极了!!!!!!!!!!!!!!!!!!!!!!!!

327798879_625649301 2014-3-7 01:19

还好有这招,不然PCB得重新设计了,多谢了!

zsan566_415716866 2011-7-30 00:39

我没有发现Toggle Rate 这一个选项栏 啊~~

猪猪 2010-10-4 15:52

这问题我也遇到过,始终没解决,后来我干脆不用EPCS了,谢谢博主,让我恍然大悟~~

tear086_727697317 2010-8-25 17:07

mark
相关推荐阅读
ilove314_323192455 2016-06-30 21:16
例说FPGA连载6:FPGA开发所需的技能
例说FPGA连载6:FPGA开发所需的技能 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   前面的文字已经做了很多铺垫,相信读...
ilove314_323192455 2016-06-28 21:09
例说FPGA连载5:FPGA的优势与局限性
例说FPGA连载5:FPGA的优势与局限性 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   若要准确评估FPGA技术能否满足开...
ilove314_323192455 2016-06-28 21:05
例说FPGA连载5:FPGA的优势与局限性
例说FPGA连载5:FPGA的优势与局限性 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   若要准确评估FPGA技术能否满足开...
ilove314_323192455 2016-06-26 22:11
例说FPGA连载4:FPGA语言与厂商介绍
例说FPGA连载4:FPGA语言与厂商介绍 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   Verilog与VHDL 说到FP...
ilove314_323192455 2016-06-23 21:26
例说FPGA连载3:FPGA与其它主流芯片的比较
例说FPGA连载3:FPGA与其它主流芯片的比较 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   FPGA、ASIC和ASSP...
ilove314_323192455 2016-06-21 20:32
例说FPGA连载2:FPGA是什么
例说FPGA连载2:FPGA是什么 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   2015年伊始,Intel欲出资百亿美金收...
我要评论
4
0
广告