原创 【博客大赛】基于In-System Sources and Probes Editor的AD采集(上)

2013-2-11 14:15 1287 0 3 分类: FPGA/CPLD

基于In-System Sources and Probes EditorAD采集

1 概述

         该实例用FPGA的内部逻辑设计一个实时AD采样控制功能,该模块一方面不断的通过SPI接口采集AD芯片TLC549的模拟电压值,另一方面我们例化一个In-System Sources and Probes Editor用于在PC端查看当前采样值。

20130211140041793001.png

         该实验的硬件平台为特权同学的SF-CY3核心板和SF-BASE板。

SF-CY3 FPGA Cyclone III开发板 套件

http://item.taobao.com/item.htm?spm=686.1000925.1000774.16.mTv0ft&id=22439872377

SF-BASE FPGA套件子板

http://item.taobao.com/item.htm?spm=686.1000925.1000774.6.mTv0ft&id=18922263863

20130211140046125002.jpg

 

2 AD采样控制原理

    AD芯片TLC549的控制使用了比较简化(单向数据传输)的SPI接口,接口上只需要片选信号adc_cs_n、时钟信号adc_clk和输入数据信号adc_data。控制时序如图所示,只要每次片选有效后产生8个时钟周期依次读取AD采样数据即可。在片选信号拉低后大约1.4usTsu)第一个采样数据出现在adc_data上,此时时钟adc_clk上升沿可以采样数据,时钟信号adc_clk的最高频率可以达到1.1MHz。两次数据采样间隔必须大于17usTwh)。

20130211140052604003.png

7.15 AD芯片控制时序

    逻辑实现上,使用了三段式状态机。状态TSUDLSTART拉低片选信号并等待第一个转换数据出现在数据信号adc_data上;状态DTRAN进行8个串行输入数据的采样;状态STOP完成一次采样;状态TWHDL延时等待至少17us,保证两次数据采样有足够的时间间隔。

 

3 In-System Sources and Probes Editor例化

         因为In-System Sources and Probes EditorQuartus II中的一个IP核,所以我们需要先对其进行设置添加,然后例化到我们的代码中。

点击菜单栏ToolsàMegaWizard Plug-In Manager

20130211140100470004.png

         选择Create a new custom megafunction variation

20130211140105185005.jpg

         MegaWizard Plug-In Manager中,做如图所示的设置,注意在What name do you want for the output file中,需要输入一个该代码的文件名,如这里在工程目录ex8后面命名mydebug。最后点击Next进入下一步。

20130211140111491006.jpg

         如图所示,我们需要在In-System Sources and Probes Editor配置页面中,设置probe port8bitssource port0bitsProbe的功能是读出(对于工程设计为输出)我们的FPGA设计中的某些寄存器,而source则是写数据(对于工程设计为输入)到FPGA设计中。本实例是要实时监控查看输出的AD采样值,所以选择probe。完成设置选择Next

20130211140117487007.jpg

         第二步EDA不需要做设置,我们来到Summary配置页面,注意要勾选mydebug_inst.v文件,这个文件里面有In-System Sources and Probes Editor的例化模板。完成这些设置后,点击Finish完成所有配置。

20130211140124469008.jpg

         回到Quartus II界面,我们点击Open File快捷按钮,找到工程目录ex8下的mydebug_inst.v文件,打开它。

20130211140132886009.jpg

         我们可以看到如下的代码,可以将它复制到工程源码中,对括号内的信号做相应的映射更改。

mydebug mydebug_inst (

    .probe ( probe_sig ),

    .source ( source_sig )

    );

 

广告

文章评论 3条评论)

登录后参与讨论

510606379_511466542 2014-5-17 11:55

这个玩意和VJT的区别在哪?

xh_24 2013-5-15 23:55

In-System Sources and Probes Editor 这是什么东西 干嘛的

billzhu_345737527 2013-4-23 22:31

学习了!
相关推荐阅读
特权ilove314 2016-06-30 21:16
例说FPGA连载6:FPGA开发所需的技能
例说FPGA连载6:FPGA开发所需的技能 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   前面的文字已经做了很多铺垫,相信读...
特权ilove314 2016-06-28 21:09
例说FPGA连载5:FPGA的优势与局限性
例说FPGA连载5:FPGA的优势与局限性 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   若要准确评估FPGA技术能否满足开...
特权ilove314 2016-06-28 21:05
例说FPGA连载5:FPGA的优势与局限性
例说FPGA连载5:FPGA的优势与局限性 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   若要准确评估FPGA技术能否满足开...
特权ilove314 2016-06-26 22:11
例说FPGA连载4:FPGA语言与厂商介绍
例说FPGA连载4:FPGA语言与厂商介绍 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   Verilog与VHDL 说到FP...
特权ilove314 2016-06-23 21:26
例说FPGA连载3:FPGA与其它主流芯片的比较
例说FPGA连载3:FPGA与其它主流芯片的比较 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   FPGA、ASIC和ASSP...
特权ilove314 2016-06-21 20:32
例说FPGA连载2:FPGA是什么
例说FPGA连载2:FPGA是什么 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1c0nf6Qc   2015年伊始,Intel欲出资百亿美金收...
广告
我要评论
3
0
广告
关闭 热点推荐上一条 /1 下一条