电子大神的日记本,供应链专家的功夫茶盘,在这里记录、分享与共鸣。

登录以开始

cadence约束管理器总体设置 1

cadence约束管理器设置是布线过程中很重要的一步,相关的设置可以使得布线事半功倍,还可以提高走线信号的信号质量,下面具体说一下。这篇文章图片大约46张,读者要仔细看看,需要说明的我会用文字解释一下,这些截图都是一步一步的操作,按着顺序的,没有间断,或者跳转,有些书籍,讲解东西,跳来跳去的,我不喜欢。这篇文章的思路是,介绍约束管理器中各个约束项,然后看看各个约束项产生的效果,接下来使用一个例子来说明整个流程,创建一个CEBUS总线,建立CEBUS的ECSET,分配该ECSET给CEBUS,然后再PCBEDITOR中对CEBUS布线,布线过程中调整走线,以便符合CEBUS的ECSET,最后验证一下。我还是用于博士的那个电路板来说明吧,真的要谢谢于博士的,希望大家购买他的书籍,支持一下。

我们打开约束管理器,对照约束管理器中间的相关约束项一个一个说明一下。拓扑结构。

阻抗约束。

最大线长和最小线长约束

总线长约束,我这里不用。

差分约束

等线长约束,这个很重要,设置比较麻烦的也是它。

接下来,我们看看,约束设置以后,布线后的情况,

上面的那个后缀是M1 M2 M3名称代表match group,它就是实现等长约束的,SCOPE选项有local 和global之分,local用于同一个网络的等长,比如T型结构的2个分支,它们需要等长就要设置local,不同网络间的等长要使用global,比如ED0 ,ED1 ,ED2 ……之间的等长。

下面我就使用现有的电路板创建一个CE总线,其实没有必要对CE走线约束,但是我这里是为了说明上面的一套流程,所以就建立了一个CE的BUS。

建立一个ECSET,要分配给CEBUS的ECSET.下面的操作就是为这个ECSET设置好相关的约束选项,如果线长,阻抗,等长,差分等等。

博主
sunhenu@163.com
sun
如需绘制PCB或者电路设计可以和我联系sunhenu@163.com
点击跳转