电子大神的日记本,供应链专家的功夫茶盘,在这里记录、分享与共鸣。

登录以开始

set_drive 和 set_clock_transition 的问题

今天做了一些实验,先记录一下:

输入的transition对输出的transition影响相对来说小一些。

set_drive :对于clock的delay好像没有影响,而对于到clock连接的非DFF的delay有很大影响。

set_clock_transition:直接将这个值作为DFF的clock端的transition值,用来使用。

set_drive 0 clk:主要是用来防止DC对其插入buffer(user guide)

 

博主
windzjy@tom.com
windzjy's Blog
windzjy
点击跳转