电子大神的日记本,供应链专家的功夫茶盘,在这里记录、分享与共鸣。

登录以开始

元件布局基本规则

  1. 按电路模块进行布局,实现同一功能的相关电路称为一个模块,电路模块中的元件应采用就近集中原则,同时数字电路和模拟电路分开。

2.遵照“先大后小,先难后易”等的布置原则,即重要的单元电路、核心元器件应当优先布局。

3.布局中应参考原理框图,根据单板的主信号流向规律安排主要元器件。

4.布局应该尽量满足以下要求:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件的间隔要充分。

5.相同结构电路部分,尽可能采用“对称式”标准布局。

6.器件布局栅格的设置,一般IC器件布局时,栅格应为50-100mil、小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil.

7.同类型插装元器件在X或Y方向上应朝一个方向防止同一种类型的有极性分立元件也要力争在X或Y方向上保持一致,便于生产和检验。

8.IC去耦电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。

9.元件布局时,应适当考虑使用同一种电源的器件尽量放在一起,以便于将来的电源分割。

10.用于阻抗匹配目的阻容器件的布局,要根据其属性合理布置。串联匹配电阻的布局要靠近该信号的驱动端,距离一般不超过500mil。匹配电阻、电容的布局一定要分清信号的源端和终端,对于多负载的终端匹配一定要在信号的最远端匹配。

11.表面贴装器件(SMD)相互间距离要大于0.7mm。

12.表面贴装器件焊盘外侧同相邻插件外形边缘距离要大于2mm。

13.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件,螺钉等安装孔周围3.5mm(对于M2.5)、4mm(对于M3)内不得贴装元器件。

  1. 卧装电阻、电感(插件)、电解电容等元件的下方避免布过孔,以免波峰焊后过孔与元件壳体短路。

  2. 元器件的外侧距板边的距离为5mm。

16.BGA与相邻元件的距离>5mm。有压接件的PCB,压接的接插件周围5mm内不能有插装元器件,在焊接面其周围5mm内也不能有贴装元器件。

  1. 金属壳体元器件和金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm。

  2. 发热元件不能紧邻导线和热敏元件;高热器件要均衡分布。

  3. 电源插座要尽量布置在印制板的四周,电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔。

20.贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过。

21.贴片单边对齐,字符方向一致,封装方向一致。

22.有极性的器件在以同一板上的极性标示方向尽量保持一致。

PCB布线规则

1、画定布线区域距PCB板边≤1mm的区域内,以及安装孔周围1mm内,禁止布线。

2、电源线尽可能的宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil。

3、正常过孔不低于30mil。

4、 注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。

5、地线回路规则:

环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。实例如下图所示:

6、串扰控制

     串扰是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是:

加大平行布线的间距,遵循3W规则。

在平行线间插入接地的隔离线。减小布线层与地平面的距离。

7、走线的方向控制规则:

      相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间串扰;当由于板结构限制年已避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。作为电路的输入及输出用的印制导线应尽量避免相邻平行,以免发生回授,在这些导线之间最好加接地线。

8、走线的开环检查规则:

      一般不允许出现一端浮空的布线,主要是为了避免产生“天线效应”,减少不必要的干扰辐射和接收,否则可能带来不可预知的结果。

9、阻抗匹配检查规则:

      同一网络的布线宽度应保持一致,线宽的变化会造成线路特性阻抗的不均匀,当传输的速度较高时会产生反射,在设计中应该尽量避免这种情况。在某些条件下,如接插件引出线,BGA封装的引出线类似的结构时,可能无法避免线宽的变化,应该尽量减少中间不一致部分的有效长度。

10、走线闭环检查规则:

防止信号线在不同层之间形成自环。在多层板设计中容易发生此类问题,自环将引起辐射干扰。如下图所示:

11、走线的分枝长度控制规则:

尽量控制分枝的长度,一般的要求是Tdelay<=Trise/20。

12、走线的谐振规则:

      主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象。

13、走线长度控制规则:

      即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来的干扰问题,特别是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况,应根据具体情况决定采用何种网络拓扑结构。

博主
conan85420
久旱逢甘霖's Blog
定位精英,这里见证一个总工程师的成长之路
点击跳转