高速先生聊生产之生产偏差篇

高速先生 2019-11-15 11:52

 文 / 姜杰(微信公众号:高速先生)




01


完美的设计并不是你的唯一目标,你还需要了解生产,因为,凡是生产,必有偏差。为什么常规阻抗控制只能做到10%的偏差?能不能按阻抗偏差+/-5%来进行管控?线宽的蚀刻公差,能做到1mil吗?总的板厚偏差能不能做到+0/-2.5%?《生产与高速系列开篇-凡是生产、必有偏差》



02


以常见的内层0.5oz的铜箔为例,正常厚度是0.6mil(15.4um),这是IPC允许的铜厚最小值,也有公司按照0.7mil(17um)来做设计和仿真。需要注意的是,还有一个加工中允许减少的4um铜厚,加工后允许的铜箔极限最小厚度是0.45mil(11.4um),问题来了,按照加工后的铜箔最小厚度设计,与正常厚度的区别有多大?《铜箔厚度加工偏差对性能的影响》



03


生产过程的不同步骤会引进不同的偏差,其中一项是“层偏”,层偏会带来阻抗不连续、串扰变大等不利因素。但层偏不可避免,只有提前了解其中的奥秘,我们才能知道该如何在产品设计阶段进行规避,进而为产品性能留出恰当的裕量。《生产偏差之“层偏”的前因后果》



04


背钻偏差主要有三个方面:背钻深度的偏差、背钻孔径的偏差、背钻位置的偏差。理想的背钻深度是钻掉过孔出线层以下所有的stub。但是为了不伤害到出线层,又必须与出线层保持一定的距离,我们称之为安全距离。背钻工序除了会造深度上的偏差,背钻孔径也有偏差,因为背钻的工具钻咀尺寸存在一定的公差。此外,受定位精度的影响,背钻的对准度也做不到100%精准,这就导致了背钻位置的偏差。设计中该如何最大限度的减小背钻偏差的影响?《背钻偏差的产生及其影响》



05


常用的3-6mil芯板,按照C/L级的标准去选择PCB板材,来料介质厚度有10%以上公差,更不要说B/L级和A/K级了,它们的公差更大。阻抗控制的难度由此可见一斑。《铮铮傲骨有公差,华丽外衣藏玄机-浅谈线路板的板料公差和阻焊制程》




————你可能错过的往期干货————


OSP表面处理的是是非非,板子就这样挂了

高速先生聊生产之DFM篇

宝藏文,高速先生所有原创技术文章,戳戳戳!


回复数字获取往期文章。(向上滑阅览)

回复36→高速串行之S参数系列

回复35→高速串行之编码系列

回复34→高速串行之S参数-连接器系列

回复33→高速串行简史系列

回复32→电源系列(下)

回复31→电源系列(上)

回复30→DDR系列(下)

回复29→DDR系列(上)

回复28→层叠系列(下)

回复27→层叠系列(上)

回复26→拓扑和端接系列(下)

回复25→拓扑和端接系列(上)

回复24→反射详解系列文章

回复23→阻抗系列(下)

回复22→阻抗系列(中)

回复21→阻抗系列(上)

回复20→绕线与时序

回复19→SERDES与CDR系列

回复18→既等长,为何不等时系列

回复17→cadence等长处理&规则设置

回复16→DDR时序学习笔记系列

回复15→串行系列

回复14→DDR信号完整性仿真介绍系列

回复13→PCB设计技巧分享一二

回复12→高速设计三座大山

回复11→PCB设计十大误区-绕不完的等长系列

回复10→PCB设计十大误区三

回复09→DDRX系列

回复08→高速串行系列

回复07→设计先生之回流设计系列

回复06→略谈Allegro Pcb Design 小技巧

回复05→PCB设计十大误区一二

回复04→微带线系列

回复03→抽丝剥茧系列

回复02→串扰探秘系列

回复01→案例分享系列


高速先生 一博科技自媒体,用浅显易懂的方式讲述高速设计,有“工程师掌上图书馆”之美称,随时随地为网友解答高速设计技术问题。
评论
热门推荐
我要评论
0
0
点击右上角,分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦