tag 标签: pcb

相关帖子
PCB布线层数规划
PCB设计中叠层算阻抗时需注意的四大事项 attach_img
Altium Designer 之何为静态铜皮和动态铜皮 attach_img
精心福利-立创商城第二期PCB方案验证板(评估板)活动
射频板PCB工艺设计规范(中兴资料) attachment
傻瓜式电子书教程,看了之后包会画PCB电路板
PCB电子教程 attachment
射频走线与地的那点事儿
请问altium designer 的pcb那个黑板子出不来怎么回事
模拟/数字混合信号的PCB布局布线注意事项
PCB双层板的布线原则有哪些 attach_img
如何搞定不规则形状的PCB设计难题
PCB板是怎样做出来的呢? attach_img
全球PCB龙头TOP40排名 attach_img
浅析高频电路设计中PCB铜箔对电气性能的影响 attach_img
SMT质量问题和解决方法超全汇总 attach_img
依据PCB封装来选择元件
REQUIREMENTS OF PCB
四种蓝牙天线设计参考
【精】多层PCB层叠结构 attach_img
相关博文
PCB行业不可小觑的潜力股--FPC
板儿妹 2017-12-20 10:54
  近十年来,我国电子信息产业快速发展,产业规模不断扩大。中国成为全球最大的消费电子产品市场,上下游产业链完整配套 PCB产业需求。智能手机等移动电子产品火爆不减,可穿戴智能设备、无人机等新兴消费类电子产品市场也正快速兴起,设备小型化、轻薄化的趋势愈加明显,传统PCB已经无法满足产品的要求,为此,各大厂商开始研究全新的技术用以替代PCB,而这其中FPC作为最受青睐的技术,正在成为电子设备的主要连接配件。   FPC 是PCB 中增长最快的子行业。FPC 是以挠性覆铜板为基材制成的一种具有高度可靠性、绝佳可挠性的印刷电路板。是用于连接电子零件用的基板,也是电子产品信号传输的媒介。      作为PCB 的一种重要类别,FPC 具有配线密度高、重量轻、厚度薄、可折叠、耐弯曲、耐高温、三维布线等其他类型电路板无法比拟的优势,更符合下游行业中电子产品智能化、便携化发展趋势,势必被广泛运用。      结合Prismark 的预测,预计到2017 年全球FPC 产值有望接近157 亿美元,占整个PCB 行业的23.9%。基于FPC 顺应未来PCB 行业升级大趋势,我们预计未来5 年,FPC 行业仍有望保持5——10%的复合增长率,继续领跑PCB 行业。FPC市场规模不容小觑。      FPC 在智能手机的显示模组、触控模组、指纹识别模组、侧键、电源键等板块中优势明显。新款苹果手机中使用了约 14-16 块 FPC,与其他PCB 材料合计占成本中的 15 美元。华为、OPPO、vivo 等国产手机厂商也纷纷提升高端旗舰机中 FPC 的用量,用量目前约为 10-12 块,未来用量有望在高端化趋势下不断提升。   手机市场增速虽放缓,国内智能手机份额却持续走高,HOV、小米等更是集体突破,在三星份额不断下滑,苹果份额遭遇瓶颈之时,勇立潮头。国内手机厂商的崛起有望给FPC在柔性手机领域带来爆发式增长。 PCB在线      随着全球可穿戴市场的兴起,谷歌、微软、苹果、三星、索尼等国际大型电子设备生产商纷纷加大可穿戴设备的投入和研发,国内企业中百度、腾讯、奇虎 360、小米等行业龙头也纷纷布局可穿戴设备领域。FPC性能特点正契合穿戴设备要求,成为可穿戴设备的首选。因此可穿戴设备等新兴终端产品的高速发展,也将使得FPC应用领域不断的拓展。   FPC自身独有的特性满足多种研发需求,这将决定未来FPC市场的巨大潜力。更多行业相关知识敬请关注【快点儿PCB学院】公众号:eqpcb_cp。
171 次阅读|0 个评论
PCB生产在线的落下测试与敲击测试探讨
百立特 2017-12-4 17:29
        一般来说,电子成品组装厂在其生产在线,除了正常的组装及测试流程外,还会或多或少建立几道测试检验的控管关卡,来确保其生产的产品质量,最常看到的有下列两道关卡,设置在产品组装完成及电测的中间站别。 敲击测试 (Tapping test) 敲击的最主要目的在检查成品是否有任何的组装不良,包刮电子零件的空、假焊、锡球、锡珠,及机构、螺丝是否组装到位等。 敲击测试棒通常是利用一颗【弹力球】插上木棒作成,敲击时拿着木棒的一头,用弹力球来对成品作敲击的动作,敲击时产品最好开启电源,有画面的产品须留意画面是否有异常出现,因为有些焊接不良的电子零件,可能只有在敲击时会出现开路或是短路的问题。 通常敲击测试会摆在电测的第一关,因为我们不知道敲击后,是否已敲出了产品的问题,如果敲击后没有任何的电测把关,很有可能会让不良品流出到客户的手上。 敲击的位置很重要,因为不同的位置所敲出来的效果不一样,要敲在产品实心可以产生共振的地方,一般的测试要连敲三下;最好可以找到产品设计最脆弱的地方来作敲击,如果只敲在中空的地方是没有效果的。 另外弹力球的大小及重量都会影响敲击的成效,须留意。 落下测试 (Drop test) 这里的落下测试是指产品出货前的质量验证,并不是DQ (Design Quality)的落下实验。 落下测试以产品裸损为准,目的和上述的敲击测试一样,在检查成品是否有任何的组装不良,这个测试和敲击测试可以互补,敲击测试着重在「共振」,连敲三下;落下则只作一次。 落下的桌面材质为实心木板,上面铺了一层 3~5mm 的静电桌垫。作落下测试时为自由落下,不插电源,也不开电的。 和敲击测试一样,落下测试后必须做电测以确保产品功能良好,无外观损伤。落下的高度通常从 76.2mm (3 inch)~300mm,一般是以产品的重量来区分,重量越重的,摔落的高度越低 。 下表只是一个大概,仅供参考,一切要以各公司实际的产品为准。          产在线的作业员都不太敢摔产品,所以落下测试会越摔越低,其实应该让作业员知道,落下测试的目的是要挑出有问题的产品,与其让不良品流出到客户的手上,日后被退货,还不如先在产在线就把它Q下来,把产品摔死了应该得到奖励才对。 另外,RD在做产品研发时,很多机器都要摔到76Cm以上不死,而且还是六面四(八)角的摔在水泥地上,所以不用怕落下会把产品摔坏,怕的是不小心掉到地上,伤及外观。 相关链接: SMT贴片加工 PCB样板打样 ​ ​
161 次阅读|0 个评论
工作流程的必要性
twistedwind_124462320 2017-10-26 08:46
昨天吃过晚饭,趴在床上翻手机。接到嘉立创小哥的电话,说打样的板子有条线没连上,他已经帮我连上了。 打开电脑下载文件,运行Design Rule Check,果然     也就是说,提交打样前,并没有运行规则检查     。。。。 公司只有我一个人搞电路设计,在没有别人检查的情况下,工作流程就显得更为重要了     ​ ​
416 次阅读|0 个评论
解决 not found in PSMPATH or must be "dbdoctor" ed. 问题
特长扯淡,爱好吹牛 2017-10-11 08:57
最近忙得昏天暗地的,很久没更新文章了 allegro布板的时候,经常会导入网表出现“not found in PSMPATH or must be dbdoctor ed.”问题,如下图 解决路径如下: 1. 在capture里修改最长文件名,同时在allegro里修改最长文件名; 2.试一下看是否导入成功,若还是不成功,删除封装路径,再重新导入一次路径; 3. 试一下看是否导入成功,若还是不成功,打开该封装,再重新保存一次; 4. 若还不成功,检查封装名是否和“PCB Footprint”一致。 5. 若还不成功,可以加我私人打理的微信进行讨论
2819 次阅读|0 个评论
Altium拾遗
热度 2 hcszheng_378775123 2017-10-2 23:21
版本:v13.0 批量修改元器件封装 1.在原理图界面下,使用右键--find similar功能筛选出需要修改封装的元件。 2.ctrl+a将这些元件全部选中 3.在右下角SCH--Inspector中找到current footprin栏,将其改为修改后的封装名称即可,注意封装库的路径。 隐藏铺铜 1.在PCB界面下按L 2.在对话框上部找到hide/show选项卡 3.找到ploygons这一栏,勾选hidden
466 次阅读|1 个评论
Altium Designer 学习笔记(1)
LoneSurvivor 2017-9-25 11:14
学习笔记(一) ​ ​
432 次阅读|0 个评论
PCB的成本和报价原来是这样算的!
热度 1 易库易 2017-8-28 11:44
01   PCB大厂纷纷跟涨 基础电子材料覆铜板(CCL)供需紧张,新一轮涨价潮袭来。最近,由于制造覆铜板的原材料电解铜箔、木浆纸、桐油及玻纤布、树脂价格大幅上涨,各大覆铜板供应商纷纷提高出货价格。 因此,国内PCB厂商如金宝、建滔、星源航天等PCB厂商都开始新一轮涨价。影响力最大的覆铜板大厂建滔再次发出涨价通告,意味着上下游供应链也将全面跟进。如上可知,铜箔紧缺、CCL紧缺、PCB交货困难……持续了一年的铜箔、CCL涨价又开始影响整个PCB行业。 02 影响PCB价格的因素 但凡电子厂采购人员,都因为PCB变来变去的价格头痛过。即使一些入行多年的老采购,也未必能知道影响PCB价格的原因。 为了帮助采购们计算PCB成本及确认报价,总结了如下一下影响PCB价格的因素。 1.材料 以普通双面板为例,板料一般有FR-4,CEM-3等,板厚从0.6mm到3.0mm不等,铜厚从½Oz到3 Oz不同,所有这些在板料一项上就造成了巨大的价格差异;在阻焊油墨方面,普通热固油和感光绿油也存在着一定的价格差,因而材料的不同造成了价格的多样性。 2.生产工艺 不同的生产工艺会造成不同的成本。如镀金板与喷锡板,制作外形的锣(铣)板与啤(冲)板,采用丝印线路与干膜线路等都会形成不同的成本,导致价格的多样性。 3.制造难度 即使材料相同,工艺相同,但PCB本身难度不同也会造成不同的成本。如两种线路板上都有1000个孔,一块板孔径都大于0.6mm与另一块板孔径均小于0.6mm就会形成不同的钻孔成本;如两种线路板其他相同,但线宽线距不同,一种均大于0.2mm,一种均小于0.2mm,也会造成不同的生产成本,因为难度大的板报废率较高,必然成本加大,进而造成价格的多样性。 4.客户要求 客户要求的高低会直接影响板厂的成品率,如一种板按IPC-A-600E,class1要求有98%合格率,但按class3要求可能只有90%的合格率,因而造成板厂不同的成本,最后导致产品价格的多变。 5.厂商 即使同一种产品,但因为不同厂家工艺装备、技术水平不同,也会形成不同的成本,时下很多厂家喜欢生产镀金板,因为工艺简单,成本低廉,但也有一部分厂家生产镀金板,报废即上升,造成成本提高,所以他们宁愿生产喷锡板,因而他们的喷锡板报价反而比镀金板低。 6.付款方式 目前PCB板厂一般都会按付款方式的不同调整PCB价格,幅度为5%-10%不等,因而也造成了价格的差异性。 7.区域 目前国内从地理位置上来讲,从南到北,价格呈递增之势,不同区域价格有一定差异,因而区域不同也造成了价格不同。 03 PCB报价如何计算 1)板材费用(不同的板材费用是不同的); 2)钻孔费用(孔的数量和孔径大小影响钻孔费用); 3)制程费用(板子的不同工艺要求导致制程难度不同,以至价格也会有所不同); 4)人工水电加管理费用(此费用就要看各个工厂的成本控制了,相对来说台资厂就低的多)。 就板材而言:影响价格主要有以以下几点: 1)板材材质:FR-4,CEM-3,这是我们常见的双面与多层的板材,他的价格也与板厚和板中间铜铂厚度有关,而FR-I,CEM-1这些就是我们常见单面板的材质了,而这材质的价格也比上面双面、多层板的相差很大; 2)是板材厚度:厚度我们常见的也就是:0.4,0.6,0.8,1.0,1.2,1.5,1.6,2.0,2.4,3.0,3.4,而我们常规板的厚度价格相差也不是很大; 3)铜铂厚度:铜铂厚度一般分为:18(2/1OZ),35(1OZ),70(2OZ),105(3OZ),140(4OZ)等; 制程费用: 1)要看PCB上面的线路,如线密线细(在4/4mm)以下的话,价格会另算; 2)还有就是板面有BGA,那样费用也会相对上升,有的地方是BGA另算多少钱一个; 3)要看是什么表面处理工艺,我们常见的有:喷铅锡(热风整平)、OSP(环保板)、喷纯锡、化锡、化银、化金等等,当然表面工艺不同,价格也会不同; 4)还要看工艺标准;我们常用的是:IPC2级,但有客户要求会更高,(比如日资)我们常见的有:IPC2、IPC3、企标、军标等等,当然标准越高,价格也会越高。 PCB业内卖出的每一块PCB都是客户定制的,因此,PCB板的报价需要先进行成本核算,同时还需要参考PCB计算机自动拼版计算,在标准尺寸的覆铜板上排版的材料利用率做出综合报价。 PCB业的成本计算是所有产业中最为特别、最为复杂的,从开料、压板、成形,一直到FQC、包装、完工入库,需要依据每一个工序投入的材料费用、人工费用、制造费用等进行分步核算,再依据订单产品编号分批累计成本。并且不同类型的产品,其工序的标准费率都会有所区别。对于一些产品如盲埋孔板、沉金板、压铜座板,因其工艺或所有材料的特殊性,要求必须对此采用一些特殊的计算方法。同理,钻孔工序所用钻嘴大小也会影响到产品的成本,这些都直接影响到WIP成本、报废成本的计算与评估。 此外,PCB厂都是属于OEM客户代工的产品,不同客户订制的产品都不相同,很少有共享性的产品。另一方面,出于对质量的考虑,部份客户可能还会指定使用某个厂商的基板,或油墨等,以达到其质量和成本控管要求。 04 只有快速响应更改才能生存 ECN(工程变更通知)更改: PCB行业产品生产过程中经常出现ECN工程变更,并且往往同时存在内部ECN和外部ECN变更(客户工程文件变更)。产品设计频繁的ECN变更,如果管理不当,造成的报废存货将会非常惊人。因此,如何规划ECN产品设计变更在ERP系统的应用,是一项非常关键而重大的事情。 如果不管ECN是大变更或是小变更,都马上更改产品和半成品的料号的话,将会让各个部门的人员无法搞清楚每一个不同版别的产品是否可以兼容?不同料号是否可以交货?这将造成许多存货或在制品在发生ECN产品设计变更时产生不必要的报废。 05 BOM数据的规划和建立 基础BOM数据的规划和建立对于PCB业而言,就像兴建一栋大楼的地基一样重要,地基打不好,大楼必定兴建不起来,这是必然的道理。 基础工程数据包括两个部分:物料基本数据管理、产品结构BOM管理。 而PCB行业是高速发展的行业,物料用量和工序会因为技术的进步而改变,有些物料和工序经过一年两年之后就不再使用,有些物料和工序则因为生产技术和研发技术的进步而增加。因此,在基础数据方面,PCB业会有非常多的更改。 PCB行业还有一个特点,出于对质量的考虑,部分客户会明确指定只接受某一家或某几家原料厂商生产的材料。 06 如何确保PCB交期 PCB业短交期周期,要求生产管理控制由订单下单到生产完成的整个生产过程,这要求ERP系统能提供生产排程计划和在制品管理,以求确保生产交期及客户响应速度。因此,PCB最关键的竞争优势在于:工程研发、生管、物控、制造、委外加工等的环节上,尤其是现场生产管理的WIP(在制品)控管。如果WIP控管不当,就会发生许多混版,遗失、停滞打转、WIP数量不准、补料延误、换线次数增高、交期不明等管理失当的现象。 PCB业产品种类繁多,一般是依据层数来区分,有单面板、双面板、四层板、八层板、十层板等。PCB产品的加工材料、工艺流程、工艺参数、检测方式、质量要求等,都会通过编制制作指示(MI)的方式,向生产部和外协单位发出加工指令。 对于四层板及以下的产品,其工艺流程比较简单,其生产流程卡可从头做到尾,中途不需要转换流程或更换流程卡。至于六层板以上的盲埋孔板产品,因为不同的内层和外层有不同的线路图、工艺流程或工艺参数,也使用不同的模具、菲林等辅助性设备,就需要使用不同的制作指示及相关文件,在生产过程中也会制作不同的生产流程卡,以控制其不同内层、外层的生产制造过程和数量。 在生产流程上,多层板会有不同的内层编码,在生产过程中必须通过不同的编码区分,并由不同的生产流程卡来控制其生产进度。PCB是通过生产批量卡(LotCard)辅助产品的移转交接,俗称过数。由于生产在线产品数量多、型号杂,因此要求过数操作、报废操作、返修操作都要简单、快捷、容错。在实施过程中,我深深感受到通用型ERP产品基本上是无法处理这种内层和外层分别编码、分别过数、分别报废、分别补料的业务。 一般来说,生产作业计划越详细,它给出的信息越丰富、越有价值,相应计算起来也就越困难。生产作业计划越粗略,信息越少、价值就越低。而PCB涉及到的工艺流程往往比较复杂,一个工艺复杂的PCB多层板的工程数据和MI的制作往往需要很长的时间才能完成,而客户要求的交货期往往都很紧迫。对于PCB制造产业的生产管理作业,属于工艺流程型的制造方式,所以会采用小排程(Run Card 排程)管理技术。因此,在排程的时候必须关注以下PCB的生产流程特点。 07 需关注的生产流程特点 回流加工: PCB加工是比较具有代表性的流程性加工,不同于机械组装加工模式,它主要是由一种原料投入为主,其后的辅料投入、加工工艺都围绕该主要原料进行处理。并且由于多层板技术的出现,PCB行业中的回流生产(即重复进行某一个或某一段加工工序)情况也越来越多见。 裁切和压合: 无论是前段的基板加工还是后段的PCB板产出,都必须经历的一个环节就是不断的裁切。前段投入的都是大幅的原布,在不断加工中为了适应后续加工的需要,会将其不断裁切成为合理的大小以便后续处理。另一个工序是压合,无论是前段加工基板还是后段加工多层板,都需要进行压合工作,即将2块面积形状相同的板压合为一块,在多层板压合的情况尤为明显。 对裁切和压合这一特点,即加工一定数量的成品需要多少数量的原料,把大板数量转换为小板数量,由此计算原料的投入数。但当出现废品/废物的情况时,再结合父子工单用料比例来看,有时会造成PCB厂工作量的增加以及流程处理的不顺畅不连贯。 单片报废: 与组装行业的报废不同,PCB的报废还有所谓的单片报废(将报废产品剔除)。原因在于压合工序通常是针对大板进行的,一个大板一般会产出数量不等的最终单片产品。当在压合前工序上发生瑕疵,造成单面板A或者B上某点质量不良时,生产人员不可能简单的将该大板扔弃,而是继续使用该材料,但是会针对该单面板记录一个单片报废数量。 例如某大板A可以最终裁切为16片小块PCB板,而当前加工工序中由于工艺问题,造成板上某个点坏损,因此该批次加工的结果为大板报废数为0(没有整片报废),而单片报废为1。该数量会随着工序流动向后累计,以作为生产统计以及最终产品产出之用。这个时候应注意的是,单片报废数量在通过压合作业后会被双层板继承。因为单面板A和单面板B压合后,A板上的坏点投影在B上也会造成坏点,由此产生的双层板在该点也会无法使用,而形成同样数量的单片报废数。 08 PCB变更 最后,PCB产业是一种代工产业,产品的设计变更非常频繁,经常会更改版本。客户一旦更改版本,制造指令和工艺流程卡也要配合变更,甚至可能会出现部分变更,部分不变更的情况。 部分内容参考PCB开门网、PCB咨询 转载自:易库易( http://www.yikuyi.com ) ​ ​
362 次阅读|0 个评论
allegro封装多了一圈“place_bound_top”
热度 1 特长扯淡,爱好吹牛 2017-8-22 17:49
按照书做封装,结果做出来的封装放在PCB上外围始终要比封装大一圈,仔细看了下,多了一层“place_bound_top”。为什么呢? 在做封装的时候,如果你选择了“line”去画“place_bound_top”, 那么最后放在PCB上的封装,系统会自动给你画一个包含全部封装元素区域的“place_bound_top”。 正确的方式是:使用sharp来绘制“place_bound_top”区域。 画出来的放到PCB上就是可见即可得了。 当然,在JD销售超200+的书里面,却是按照“line”进行画的,所以,我也入了坑。。。 还有一个小贴士,怎样更新封装:
1042 次阅读|0 个评论
cadence pad-designer 设置阻焊宽度有bug?
特长扯淡,爱好吹牛 2017-8-14 10:54
昨天做了一个封装,有两种焊盘,一个焊盘是用z-copy生成的阻焊,另外一个焊盘是用pad-designer生成的阻焊,阻焊宽度都是0.1mm。放到package里面一看,明显两个阻焊宽度不一致。现在问题是发现了,但是具体原因还没有搞清楚,大家可以一起帮我想一想。 问题过程如下: 第一个用z-copy设置, 可以看到阻焊与焊盘之间距离是0.1mm 第二个用pad-designer设置,明显的可以看出相同设置,这个焊盘阻焊明显比第一个焊盘阻焊窄一半。 测量了一下,阻焊的宽度确实只有0.05mm(合起来加上一个小缝缝才0.11mm)。 将阻焊设置为2倍,即0.2mm,看起来一下就正常多了。
518 次阅读|0 个评论
老人看护神器:再也不担心爷爷奶奶走丢啦!
HWTrek硬件智造协作平台 2017-4-7 11:42
1.阿尔兹海默症患者正在日益增多 根据阿尔兹海默症(俗称老年痴呆症)协会发布的数据,现有550万美国人正遭受到阿尔兹海默症的折磨,其中530万人在65岁或以上。而随着婴儿潮一代逐渐老去,这个数字还在增长。因此,在过去的几年中,老年人看护设备市场出现了大量需求和产品。这些产品有着解决众多老年看护问题的能力,能够为年轻的看护者减去很多负担。 对于那些患者的看护人员来讲,最大的难题就是如何防止他们逃离并走失。Careband wearable 的发明者给出了一个有效的答案。这款可穿戴产品使用了蓝牙信标( beacon )技术,从而可以帮助追踪使用者在看护机构的位置。如果发现患者正在离开看护范围,该产品就会自动通知看护人员,使之立即找到患者。 2.用到了哪些技术 该产品的生产商并未明确其使用了哪些技术,根据产品功能我们可以作出以下推断: *** 优质的设计与制造:**在设计中,该产品应保证舒适,以使使用者尽可能感觉不到它的存在。患者极易发生事故,所以产品应尽可能的耐用、防水; *** 低功率、长寿命的电池:**使产品维护尽可能简单; *** 蓝牙模块:** 和 Careband 特有的信标(Beacon)定位技术相结合,使之易于追踪设施内的产品使用者; *** 加速度传感器**:监测是否有跌倒或者相关事故。 3.结果 现在 Careband wearable 仍处在试验阶段,该团队希望能够尽快将产品推广到市场当中。在最近面向芝加哥的采访中,创立者 Adam Sobol 解释道,在整个发展过程中,他们始终强调“用户体验”:“我们的产品的全部重点都在‘简单’上,因为现实中人们不会一直盯着这个产品,去尝试弄明白它的使用方法。“ 来自HWTrek平台的相关方案专家 1.Beacon 技术专家 智石科技 可提供全球领先的室内定位开放平台,拥有国内最大的iBeacon开发者社区、国内首发蓝牙网关CloudBeacon、自主研发的室内定位引擎和地图引擎,为数万名开发者提供工具和平台实现手机以及穿戴式设备的室内定位。 智石科技将精准位置感知服务广泛应用于各大商业综合体、幼儿园、园区、工厂、医院等场景,提供基于位置的安全看护、人员物资管理、数据统计分析。他们可以提供如下服务: 定位导航:基于iBeacon精准定位与导航,精准度高达2米; 地图绘制:完善的地图绘制系统,完美应用到APP、微信端,让用户一目了然; 大数据分析:大数据分析平台,让商户不错过任何一个潜在客户; 蓝牙智能网关:全球首发蓝牙智能网关,让Beacon数据无处可逃; 智能应用(APP、微信):完美应用到原生应用APP中,更可以基于微信H5定位与导航互动玩法。 2.可穿戴产品专家 广东乐源 是一家提供“硬件+软件+云服务”智能穿戴整体解决方案供应商,可提供从概念到设计、开发、量产、运维、售后服务,提供一站式智能穿戴整体解决方案。 从2000年开始,乐源数字的前身公司便开始从事多功能手表的研发、生产与销售,助力全球6大洲50多个国家的合作伙伴建设品牌、领行市场、获得成功。至今,广东乐源拥有130多名工程师技术团队,200名员工的制造中心。他们可以提供如下的服务: 一站式整体解决方案:为客户提供从概念、设计到研发,再到制造,完整的智能可穿戴方案。自有现代化制造基地,能实现从研发到试产、量产无缝衔接和完善的流程品质控制; 硬件、软件、云服务:可提供各类型智能穿戴设备终端,Android+iOS+WP APP、Windows+Mac电脑软件、Web网站及云部署、开发及相关云服务。 *以上行业专家精选自HWTrek 关于HWTrek智造协作平台 HWTrek 致力于协助全球物联网企业,媒合对接制造合作伙伴、行业专家,管理产品开发、与销售渠道连接。截至 2017年2月,平台已吸引 11,000 多家物联网中小企业和 2,800 多个硬件项目,90%来自欧美。已汇聚 2,200 多位来自供应链的专家及 1,000 多个解决方案。
336 次阅读|0 个评论
电路设计中的八大误区
lyd961418_250257325 2013-12-22 21:15
现象一:这板子的PCB设计要求不高,就用细一点的线,自动布吧。 点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。 现象二:这些总线信号都用电阻拉一下,感觉放心些。 点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了。 现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。 点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号) 现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧。 点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。 转到下一页 现象五:这些小芯片的功耗都很低,不用考虑。 点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。 现象六:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。 点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。 现象七:这些信号怎么都有过冲啊?只要匹配得好,就可消除了。 点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。 现象八:降低功耗都是硬件人员的事,与软件没关系。 点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。
180 次阅读|0 个评论
PCB LAYOUT三种特殊走线技巧
lyd961418_250257325 2013-11-10 12:23
下面从直角走线、差分走线、蛇形线三个方面来阐述PCB LAYOUT的走线。 一、直角走线(三个方面) 直角走线的对信号的影响就是主要体现在三个方面:一是拐角可以等效为传输线上的容性负载,减缓上升时间;二是阻抗不连续会造成信号的反射;三是直角尖端产生的EMI,到10GHz以上的RF设计领域,这些小小的直角都可能成为高速问题的重点对象。 二、差分走线(“等长、等距、参考平面”) 何为差分信号(Differential Signal)?通俗地说就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。差分信号和普通的单端信号走线相比,最明显的优势体现在以下三方面: 1、抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可被完全抵消。 2、能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。 3、时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。 三、蛇形线(调节延时) 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时,满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S),很明显,信号在蛇形走线上传输时,相互平行的线段之间会发生耦合,呈差模形式,S越小,Lp越大,则耦合程度也越大。可能会导致传输延时减小,以及由于串扰而大大降低信号的质量,其机理可以参考对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议: 1、尽量增加平行线段的距离(S),至少大于3H,H指信号走线到参考平面的距离。通俗的说就是绕大弯走线,只要S足够大,就几乎能完全避免相互的耦合效应。 2、减小耦合长度Lp,当两倍的Lp延时接近或超过信号上升时间时,产生的串扰将达到饱和。 3、带状线(Strip-Line)或者埋式微带线(Embedded Micro-strip)的蛇形线引起的信号传输延时小于微带走线(Micro-strip)。理论上,带状线不会因为差模串扰影响传输速率。 4、高速以及对时序要求较为严格的信号线,尽量不要走蛇形线,尤其不能在小范围内蜿蜒走线。 5、可以经常采用任意角度的蛇形走线,能有效的减少相互间的耦合。 6、高速PCB设计中,蛇形线没有所谓滤波或抗干扰的能力,只可能降低信号质量,所以只作时序匹配之用而无其它目的。 7、有时可以考虑螺旋走线的方式进行绕线,仿真表明,其效果要优于正常的蛇形走线。
449 次阅读|0 个评论
PCB走线宽度变化产生的反射
lyd961418_250257325 2013-11-10 09:26
在进行PCB布线时,经常会发生这样的情况:走线通过某一区域时,由于该区域布线空间有限,不得不使用更细的线条,通过这一区域后,线条再恢复原来的宽度。走线宽度变化会引起阻抗变化,因此发生反射,对信号产生影响。那么什么情况下可以忽略这一影响,又在什么情况下我们必须考虑它的影响? 有三个因素和这一影响有关:阻抗变化的大小、信号上升时间、窄线条上信号的时延。 首先讨论阻抗变化的大小。很多电路的设计要求反射噪声小于电压摆幅的5%(这和信号上的噪声预算有关),根据反射系数公式: ρ=(Z2-Z1)/(Z2+Z1) =△Z /(△Z+2Z1)≤5% 可以计算出阻抗大致的变化率要求为:△Z/Z1≤10% 你可能知道,电路板上阻抗的典型指标为+/-10%,根本原因就在这。 如果阻抗变化只发生一次,例如线宽从8mil变到6mil后,一直保持6mil宽度这种情况,要达到突变处信号反射噪声不超过电压摆幅的5%这一噪声预算要求,阻抗变化必须小于10%.这有时很难做到,以FR4板材上微带线的情况为例,我们计算一下。如果线宽8mil,线条和参考平面之间的厚度为4mil,特性阻抗为46.5欧姆。线宽变化到6mil后特性阻抗变成54.2欧姆,阻抗变化率达到了20%.反射信号的幅度必然超标。至于对信号造成多大影响,还和信号上升时间和驱动端到反射点处信号的时延有关。但至少这是一个潜在的问题点。幸运的是这时可以通过阻抗匹配端接解决问题。 如果阻抗变化发生两次,例如线宽从8mil变到6mil后,拉出2cm后又变回8mil.那么在2cm长6mil宽线条的两个端点处都会发生反射,一次是阻抗变大,发生正反射,接着阻抗变小,发生负反射。如果两次反射间隔时间足够短,两次反射就有可能相互抵消,从而减小影响。假设传输信号为1V,第一次正反射有0.2V被反射,1.2V继续向前传输,第二次反射有-0.2*1.2 = 0.24v被反射回。再假设6mil线长度极短,两次反射几乎同时发生,那么总的反射电压只有0.04V,小于5%这一噪声预算要求。因此,这种反射是否影响信号,有多大影响,和阻抗变化处的时延以及信号上升时间有关。研究及实验表明,只要阻抗变化处的时延小于信号上升时间的20%,反射信号就不会造成问题。如果信号上升时间为1ns,那么阻抗变化处的时延小于0.2ns对应1.2英寸,反射就不会产生问题。也就是说,对于本例情况,6mil宽走线的长度只要小于3cm就不会有问题。 当PCB走线线宽发生变化时,要根据实际情况仔细分析,是否造成影响。需要关注的参数由三个:阻抗变化有多大、信号上升时间是多少、线宽变化的颈状部分有多长。根据上面的方法大致估算一下,适当留出一定的余量。如果可能的话,尽量让减小颈状部分长度。 需要指出的是,实际的PCB加工中,参数不可能像理论中那样精确,理论能对我们的设计提供指导,但不能照搬照抄,不能教条,毕竟这是一门实践的科学。估算出的值要根据实际情况做适当的修订,再应用到设计中。
192 次阅读|0 个评论
【博客大赛】Allegro光绘文件的制作步骤详解
热度 4 coyoo 2013-9-11 13:45
Allegro光绘文件的制作步骤 概述          最近需要修改电路板,所以需要重新出光绘,由于做板子的频率不是很高,所以Allegro出光绘的完整步骤不是特别熟悉,每次都需要观看于博士的视频,这次对整个步骤进行详细记录,利于以后操作指导。 Allegro 出光绘详细步骤          首先出光绘操作命令位于Allegro的Manufacture菜单下的“Artwork”命令,如图1所示。   图1:出光绘的命令          如果执行图1所示的Artwork命令,那么就会调出图2所示的光绘生成参数设置界面。   图2:调出Artwork命令          但是我们看到我在调用这个命令的时候有个提示框,这是因为我在设计pcb的时候有些规则设置太过于精确,以致高于光绘的默认参数。我们看到这个命令设置有两页,首先我们来看图3所示的底片控制。   图3:底片控制          在图3所示的底片控制页面,一般默认情况下在“Available films”里会自动给你添加好所有的电气层,比如笔者的板子是12层,那么所有12层都已自动添加好。这里我们看到其实不止12个底片,那是因为本次笔者是进行pcb修改,所以完整的底片已经添加了,只是需要重新进行修改后的导入而已。这里我列出除了默认电气层外,我们还是需要出光绘的底片: Drill_drawing Outline Pastmask_top Pastmask_bottom Silkscreen_top Silkscreen_bottom Soldermask_top Soldermask_bottom 所以针对笔者12层板来说一共需要出20个底片。那么每一个底片都需要添加那些pcb的那些层呢,首先我们来看电气层,如图3所示,显示了底层(bottom)底片包含的层。   图4:电气层底片需要的层          其它电气层可以参考图4进行设置,图5到图12分别显示了上述列出的非电气层底片的需要添加的层。   图5:Drill_drawing底片的需要添加的层   图6:Pastmask_bottom底片的需要添加的层   图7:Outline底片的需要添加的层   图8:Pastmask_top底片的需要添加的层   图9:Silkscreen_bottom底片的需要添加的层   图10:Silkscreen_top底片的需要添加的层   图11:Soldermask_bottom底片的需要添加的层   图12:Soldermask_top底片的需要添加的层 设置好所有的底片以后,我们在看这页其它设置项,首先是“Check database artwork”建议大家选择这项,这是在创建光绘过程中检查数据库,即运行DB doctor检查,这样尽量保证数据库不会有问题。左下方的“Create Artwork”就是所有设置弄好以后单击此按钮来执行光绘生成命令。接着我们来看图3右半部分的参数设置,即底片选项(Film options)设置,这些设置是针对每个底片都要进行设置,也即我们先要在左边选择某个底片,然后回到右边进行参数设置,如图3所示,当前我们选择了“TOP”底片,那么我们就以它为例进行说明,“Rotation”和“offset”这里我们不管它默认即可,我们重点关注下面两项,一个是“Undefined line width”设置一些边框、文字中没有设置过线宽的线,这里进行统一设置,这里我们输入6即可,单位是mil。第二个比较重要的是“Plot mode”,这个用于指定底片使用正片还是负片,在电气层中,一般走线的使用正片来出,专门的地层和电源层需要用负片来出光绘,剩下的其他非电气层也采用正片。最后还需注意图3右下方的“Vector based pad behavior”,现在流行的光绘格式都是RS274X(下一页参数设置会介绍到),对于选择出这种格式的光绘,必须勾选本项设置,这里我们勾选。其实这个选项就是为了在负片上产生“甜甜圈”焊盘。          下面我们来进入最后一页参数设置(General Parameters),如图13所示。   图13:通用参数设置界面          如图13所示,“Device type”这里我们采用“Gerber RS274X”。“Error action”这里不用管它,默认即可(该项设置就是用于设置出光绘过程中遇到问题时的处理方式,一种是遇到问题即停止,一种是遇到问题不停止,而是完成省下的底片生成)。对于底片的最大尺寸“Film size limits”需要根据你实际电路板尺寸进行调整,笔者另外一篇博文里有介绍笔者因为没有调整而遇到的问题(即笔者的电路板尺寸超出了该默认尺寸限制)。“Format”规定光绘里的一些坐标值的整数位和小数位。“Suppress”用于设置坐标值的表示方式,默认即可。最后一个是底片输出尺寸单位设置,根据具体情况设置成英寸或者毫米即可。          所有参数设置好以后应该就可以在图3中单击“Select all”选择所有底片,然后执行创建光绘来生成需要的光绘文件了。在此之前,笔者还想给大家介绍一下两个重要的问题,即如何添加新的底片和如何在底片中添加如图4到图12所示的层到底片中呢?          首先我们来如何添加或者说新建一个底片,在图3所示的图中鼠标右击任何一个底片,会弹出一个如图14所示的对话框。   图14:添加新底片的命令          在图14所示的弹出的菜单里选择“Add”命令,那么就会弹出图15所示的新底片命名对话框,这里我们作为测试,命名为TEST。   图15:新建一个底片并命名          这样就会在底片控制框里就新建了一个底片,接下来就是在这个新建的空的底片下添加需要创建光绘的层了。然而默认情况下,该新建的底片下已经自动添加了所有已经打开显示的层,如图16所示,我们可以删除不相干的层即可。而于博士视频介绍方法不是这样创建的,他的方法是先行关闭所有层的显示,然后打开显示需要创建光绘的层,最后才按照上述方法新建一个底片,这样所有显示的层自动加入到了新建的底片里了。、   图16:新建的底片下已自动添加了所有当前显示的层 参考 于博士视频    
个人分类: Cadence|6129 次阅读|4 个评论
【博客大赛】Allegro钻孔文件处理
coyoo 2013-9-10 19:24
Allegro钻孔文件处理 概述          最近需要修改电路板,所以需要重新出光绘,在此之前需要将PCB板的钻孔进行处理,并进行相关输出交付给PCB厂家。本文只介绍有关钻孔文件的处理。 与钻孔文件相关的操作          我们给pcb厂家的光绘文件中需要包含钻孔数据的文件,该文件实际是pcb厂家加工电路板数控机床所要用到的基本信息。接下来我们来一步一步看看如何来生成你已经设计完毕的pcb的钻孔文件,首先在生成钻孔文件之前,需要设置一些参数。参数设置命令在Allegro的Manufacture菜单下“NC”下面的“NC Parameters”命令,如图1所示为我们打开钻孔文件设置界面的命令。   图1:钻孔文件参数设置命令          执行图1所示的命令,那么就可以打开图2所示的参数设置界面。   图2:钻孔文件参数设置界面        如图2所示,最上面是指定参数配置文件的存放的位置,一般默认即可。“output file”域也不用管,其中的“Code”项使用默认的ASCII码即可。最后一个区域中,“Format”项用于直到钻孔坐标数据,前面的“2”表示小数点前面使用几位数据表示,后面的“3”表示小数点后面使用几位数据表示,全部默认即可。“Offset”是指输出文件里包含了很多的坐标值,这里offset是指这些坐标值和实际绘图原点是否有偏移,默认即可。“Coordinates”使用默认的绝对坐标即可。“Output units”表示输出所使用的尺寸单位,如果工程中使用的mil那么就选择“English”,如果工程中使用的是毫米,那么就选择“Metric”,笔者一般使用mil,所以选择默认的“English”。最后四项只是控制文件的输出格式方面的内容,可以不用去管它们,除非你们需要后期管理这些钻孔文件,要求特定的格式。        按照图2设置好以后,单击“Close”那么系统会将其保存在默认目录下(当前工程工作目录),形成一个名为“nc_param.txt”的文件。提交光绘的时候需要将这个文件一起提交给PCB厂家。          介绍完钻孔生成参数设置之后,那么后面就需要生成钻孔文件了。产生钻孔文件的命令位于Allegro的Manufacture菜单下的NC-〉NC Drill,如图3所示。   图3:钻孔生成命令          执行图3所示的命令,那么就可以钻孔生成命令界面,如图4所示。   图4:钻孔生成命令界面          如图4所示,在生成钻孔之前还需要进行一些设置,可以看到在图4所示的界面里也可以调查前面介绍的钻孔生成参数设置,单击图4右侧第二个按钮即可调出图2所示的界面。“Root file name”用于设置钻孔生成后的文件名字以及路径,默认即可。比例因子“Scale factor”可以不管它,因为我们的钻孔坐标是1:1输出,不需要进行缩放处理。“Tool sequence”也可以不管,只是决定钻头加工的顺序而已。后面四项也可以默认即可,在“Drilling”下根据实际使用的钻孔是否包含埋孔进行设置,如果包含埋孔/盲孔,那么就选择“By layer”,如果所有的孔都是通孔,那么就选择“Layer pair”。 最后单击“Drill”按钮来最终生成钻孔文件,最终生成的文件名根据图4设置应该是“SEP_V4-1-12.drl”。在“Drill”命令执行后,可以点击“View Log”来查看生成过程中是否有警告、错误等信息,如图5所示。   图5:察看钻孔生成过程的log信息          以上我们已经完成了钻孔数据文件的生成,接下来我们需要生成一个钻孔表以及钻孔图,这两个东西在出光绘的时候我们需要单独为它们出光绘文件,pcb厂家加工的时候需要用到。          首先我们进入Allegro的“Display”菜单,选择“Color/Visibility”命令,如图6所示。   图6:执行显示命令          执行图6所示的命令后,调出图7所示的命令界面,我们首先点击“OFF”关闭所有层的显示,然后找到“Outline”层,只打开显示这一层,那么所有层都不显示,只是显示了电路板的外框。   图7:只显示电路板外框          完成上述设置后,我们又回到Manufacture菜单下的NC菜单里,执行“NC Legend”命令,如图8所示。   图8:执行NC Legend命令          执行图8所示的命令,那么就会调出图9所示的命令界面,这是生成钻孔表以及钻孔图的设置界面。   图9:生成钻孔表和钻孔图设置界面          图9所示的界面,模板文件“Template file”和“Drill legend title”默认即可,可以不必管它们。而“Output unit”根据实际工程使用的是mil还是毫米来进行选择设置。“Hole sorting method”默认即可。最后一项“Legends”根据钻孔类型进行选择,这和我们前面设置钻孔生成文件设置一样。最后单击“OK”生成钻孔表和钻孔图。这时候钻孔表会粘悬挂在鼠标上,移动鼠标将钻孔表放置在电路板外框以外即可,生成好的钻孔图和钻孔表如图10所示。   图10:钻孔图和钻孔表 参考 于博士视频    
个人分类: Cadence|2979 次阅读|0 个评论
【博客大赛】PCB制作相关事项记录
coyoo 2013-9-9 15:07
1. 过孔能通多少电流?           过孔的载流可以根据过孔的直径(折算成线宽=3.14×D)和过孔镀金厚度来估算,一般认为1A需要线宽40mil。   2. 关于江南所pcb制板相关参数         a、表面铜厚18um(0.5OZ),做成成品由于电镀,计算阻抗的时候民品按照44um,军品按照52um来计算。如果有需要,民品可以最小要求33um。         b、中间层铜厚35um(1OZ),做成成品,由于蚀刻,计算阻抗时按照30um(其实可以要求厂家最小科到25um)来计算。         c、介电常数一般是3.8(江南所的材料一般是这个数值)。         d、表面绿油厚度0.02mm         e、Prepreg的厚度可以任意设置,军品要求大于等于0.09mm,即3.6mil。         f、core板材只有:0.1mm(4mil)、0.15mm(6mil)、0.13mm(5mil)、0.2mm(7.87mil)、0.25mm(9.8mil)、0.41mm(16mil)、0.61mm(24mil)以及0.79mm(31mil)这几种选择。   根据上述厂家提供的信息,设置并计算12层板的叠层以及单端差分走线约束条件,如下图所示:   3. 阻容各种封装对应尺寸          0402    -----------           1005          0602   ------------           1605          0603   -------------          1608          0805   ------------           2012         1206    -----------            3216          1210   ------------           3528/3525          2917   ------------           7343 (一般为比较大的钽电容)     4. Allegro差分对约束       a、Static phase tolerance:相位容差,一般设计5mil,高速电路会更小。       b、Min line spacing:最小线间距,一般走线到BGA遇到区域规则会减小线宽和间距。      c、Primary Gap:差分对正常间距      d、Nech Gap:差分对最小间距,一般情况和BGA区域的最小线间距一样。      e、Primary width:差分对正常线宽。      f、Nech width:最小线宽,与工艺及生产能力有关。
个人分类: Cadence|748 次阅读|0 个评论
在PADS中的 NC Drill层和 Drill Drawing层,分别是用来做什么的?
wangqishao_212095056 2013-7-27 19:47
  NC Drill,是指Pads输出的用于输入到数控钻床所有需要钻孔的数据,包括坐标,孔的大小等信息,简单编辑一下,就可以直接输入到数控,用来加工,所以这个文件通常是给PCB加工厂的。 而Drill Drawing文件,是输出D-Code表的文件,现在通用的格式是RS274,通常给贴片机器用的,往此PCB上安装片阻,片容,IC等。  
1471 次阅读|0 个评论
四层电路板布线方法
roumao_411466022 2013-6-26 20:16
四层电路板布线方法          一般而言,四层电路板可分为顶层、底层和两个中间层。顶层和底层走信号线, 中间层首先通过命令DESIGN/LAYER STACK MANAGER用ADD PLANE 添加INTERNAL PLANE1和INTERNAL PLANE2 分别作为用的最多的电源层如VCC和地层如GND(即连接上相应的网络标号。注意不要用ADD LAYER,这会增 加MIDPLAYER,后者主要用作多层信号线放置),这样PLNNE1和PLANE2就是两层连接电源VCC和地GND的铜皮。 如果有多个电源如VCC2等或者地层如GND2等,先在PLANE1或者PLANE2中用较粗导线或者填充FILL(此时该导 线或FILL对应的铜皮不存在,对着光线可以明显看见该导线或者填充)划定该电源或者地的大致区域 (主要是为了后面PLACE/SPLIT PLANE命令的方便),然后用PLACE/SPLIT PLANE在INTERNAL PLANE1和 INTERNAL PLANE2相应区域中划定该区域(即VCC2铜皮和GND2铜片,在同一PLANE中此区域不存在VCC了)的范围(注意同一个PLANE中不同网络表层尽量不要重叠。设SPLIT1和SPLIT2是在同一PLANE中重叠两块, 且SPLIT2在SPLIT1内部,制版时会根据SPLIT2的边框自动将两块分开(SPLIT1分布在SPLIT的外围)。 只要注意在重叠时与SPLIT1同一网络表的焊盘或者过孔不要在SPLIT2的区域中试图与SPLIT1相连就不会出问题)。这时该区域上的过孔自动与该层对应的铜皮相连,DIP封装器件及接插件等穿过上下板的器件引脚会自动与该区域的PLANE让开。点击DESIGN/SPLIT PLANES可查看各SPLIT PLANES。   protel99的图层设置与内电层分割         PROTEL99的电**层分为两种,打开一个PCB设计文档按,快捷键L,出现图层设置窗口。左边的一种(SIGNAL LAYER)为正片层,包括TOP LAYER、BOTTOM LAYER和MIDLAYER,中间的一种(INTERNAL PLANES) 为负片层,即INTERNAL LAYER。这两种图层有着完全不同的性质和使用方法。正片层一般用于走纯线路,包括外层和内层线路。负片层则多用来做地层和电源层。因为在多层板中的。地层和电源层一般都是用整片的铜皮来作为线路(或做为几个较大块的分割区域),如果用MIDLAYER即正片层来做的画则必须用铺铜的方式来实现,这样将使整个设计数据量非常大,不利于数据交流传递,且会影响设计刷新速度。而用负片则只需在外层与内层的连接处生成一个花孔(THERMAL PAD)即可,对于设计和数据传递都非常有利。 内层的添加与删除         在一个设计中,有时会遇到变换板层的情况。如把较复杂的双面板改为四层板,或把对信号要求较高的四层板升级为六层板等等。这时需要新增电气图层,可以按如下步骤操作:DESIGN-LAYER STACK MANAGER,在左边有当前层叠结构的示意图。点击想要添加新层位置的上面一个图层,如TOP,然后点击右边的ADD LAYER(正片)或ADD PLANE(负片),即可完成新图层的添加。注意如果新增的图层是PLANE(负片)层的话,一定要给这个新层分配相应的网络(双击该层名)!这里分配的网络只能有一个(一般地层分配一个GND就可以了),如果想要在此层(如作为电源层)中添加新网络,则要在后面的操作中做内层分割才能达到,所以这里先分配一个连接数量较多的网络即可。如点击ADD LAYER则会新增一个MIDLAYER(正片),应用方法和外层线路完全相同。如果想应用混合电气层,即既有走线又有电源地大铜面的方法,则必须使用ADD LAYER来生成的正片层来设计(原因见下)。 内电层的分割         如果在设计中有不只一组电源,那可以在电源层中使用内层分割来分配电源网络。这里要用到的命令是:PLACE-SPLIT PLANE,在出现的对话框中设定图层,并在CONNECT TO NET处指定此次分割要分配的网络,然后按照铺铜的方法放置分割区域。放置完成后,在此分割区域中的有相应网络的孔将会自动生成花孔焊盘,即完成了电源层的电气连接。可以重复操作此步骤直到所有电源分配完毕。当内电层需要分配的网络较多时,做内层分割比较麻烦,需要使用一些技巧来完成。         此处还需要注意一个问题:PROTEL中有两种大铜皮的电气连接方式(不包括PLACE FILL),一种为POLYGON PLANE,即普通的覆铜,此命令只能应用于正片层,包括TOP/BOT/MIDLAYER,另一种为SPLIT PLANE,即内电层分割,此命令只能应用于负片层即INTERNAL PLANE。应注意区分这两个命令的使用范围。修改分割铺铜的命令:EDIT-MOVE-SPLIT PLANE VERTICES 。 转自 www.pcbdown.com
3245 次阅读|0 个评论
OrCad原理图设计中模块化调用问题
coyoo 2012-12-3 11:21
在进行原理图设计的时候,有些功能模块要重复调用多次,这时候可以采取模块设计原理图,然后在顶层多次调用此功能模块。在实际操作过程中发现这个方法很好用,只是由于长期不画原理图的时候有些技巧性的东西会忘记,记录在此以备查阅。 图1:典型的模块化设计 我所说的“技巧”性的东西,有点忽悠色彩,主要是自己记性不好,经常忘记该如何操作,每次都需要摸索很长时间,实在是浪费时间。主要问题有下面两个: 第一个:是每个模块里的器件编号要重新编号,如果单独修改某一个模块,那么剩余模块的器件编号会同时变化成同一编号; 第二个:是页的编号;实际模块原理图只有一页,但是通过多次调用以后工程会为每一次调用重新分配一个页号,只是在原理图设计过程中由于其他原因导致页号需要修改的时候,会发生类似第一个问题的情绪,即修改某次调用的页号其他调用的页号会同时修改成一样的页号。 其实出现上述问题的原因,是在修改的时候只是简单的双击了图1的模块(或者说简单Syncronize Down),然后就进行修改,这样是不行的。正确的做法应该是如图2所示 图2:进入修改模块属性 即右击模块原理图,选择“Edit Object Properties”命令,那么就会进入图3所示的页面。 图3:原理图页的属性编辑页面 默认进入Parts页,该页可以修改功能模块里的part属性,特别是编号,所有模块的parts编号可以同时修改,这样就不会上述第一个问题。同理,进入“Title Blocks”页面里,也可以同时修改所有调用页的页号修改,这样也不会出现上述第二个问题了。  
个人分类: Cadence|2205 次阅读|0 个评论
PCB电磁兼容设计中的电源和接地研究(转)
collin_740093101 2012-1-31 09:40
  随着电子技术的飞速发展,电子产品越来越来越趋向高速、宽带、高灵敏度、高密集度和小型化, 这种趋势导致了PCB电路板设计中电磁兼容(EMC)问题的严重化.特别是电源和地线的电磁干扰(EMI)问题,成为目前PCB电磁兼容设计中急待解决的技术难题和系统工程。 1 、电源和接地在电磁兼容中的影响     电磁兼容性是指设备或者是系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力。电磁兼容包括干扰源、耦合通路和敏感体三要素。随着数字时代电子产品的发展,特别是高速PCB设计中,数字电路PCB使电子产品的电磁辐射加重,同时,信号线之间的串扰问题和电容耦合也大大增加。这种干扰主要是由于电源电网噪声的污染以及地线存在阻抗不匹配造成的,包括来自变压器的电源噪声、电源总线电压瞬变造成的电磁辐射、接地系统偏离零电位过 大造成的干扰电压、传输线路始端和终端的地线噪声等。因此,在数字电子设备的抗干扰对策上,电源噪声和接地阻抗成为电磁干扰主要的研究对象,合理进行电源和地线的设计和布局成为解决EMC问题的关键途径。 2 、电源和接地在电磁兼容中的干扰分析 2.1电源干扰分析     由于电子电路通过电源电路接到电网,所以电网的噪声可以通过电源电路干扰电子线路。在PCB电路板设计中,由电源造成的电磁兼容问题主要是电源噪声,主要表现在下面三个方面: (1) 众多的电子产品大量应用数字器件、模拟器件及数字模拟混合器件,如DSP芯片、CPU、动态RAM、D/A 变换器和其他数字逻辑器件等.它们工作时会引起电路板内电源电压和地电平波动,导致信号波形产生尖峰过冲或衰减震荡,造成IC电路的噪声容限下降,从而引 起误动作。 (2)大部分电子电路的供电系统是采用交流变压→整流→滤波→稳压得到. 因此变压器的耦合成为电源噪声传播的主要途径。变压器的初次级线圈存在分布电容,通常达几百pF,对高频噪声有很低的阻抗,电网高频尖峰脉冲能够穿越变压器而产生电源噪声。 (3)由于输电线存在电阻,当电源过压、欠压、断电等故障均能产生噪声干扰。这些干扰常常是缓慢变化,称为电源的慢变化干扰。 2.2 地线干扰分析     地线不仅作为电位基准点的等电位点,还可以作为信号的低阻抗回路。它的电位并不是恒定的,地线上最常见的干扰就是地环路电流导致的地环路干扰。 (1)地线电磁干扰     地线的实质是信号回流源的低阻抗路径。由于地线的阻抗不为零,引起地线各点电位差的形成。从而造成电路的误动作,形成地线干扰。而地线阻抗主要是由导线的电感引起的,频率越高,阻抗越大,这也是造成电磁干扰的主要因素。因此,减少这些干扰重点在于尽可能减小地线的阻抗。对于数字电路尤为重要。 (2)地环路干扰     由于地线阻抗的存在,当大电流流过地线时,会产生很大地电位差。如图1,两大功率电器由于电路的不平衡性.每根导线电流不同,形成差模电压。构成环路干扰。这种干扰主要是由电缆与地线构成的环路电流产生的。称为地环路干扰。   (3)公共阻抗干扰     当多个电路共用一段地线时,由于地线阻抗的影响,一个电路的地电位会受另一个电路工作电流的限制,同时,一个电路的信号也会耦合进入另一个电路。形成公共阻抗干扰。如图2所示。       由于电磁干扰主要是由电源线和地线的阻抗和分布电感引起的, 按照Er=IR和EL=L(dI/dt),电流的变化率越快。分布电感产生的感应电压就越大。在高速PCB电路板设计中,由于时钟频率很高。而且电流的变化很快,所以“dI/dt”很大,电磁干扰问题就更加明显和突出。 3 、电磁兼容设计处理 3.1 电源线的电磁兼容设计处理 (1)根据印制板PCB 电流的大小,尽量加大电源线宽度。减少环路电阻,同时,使电源线、地线的走向和数据传递的方向一致。有助于增强抗噪声能力。 (2)尽量选用贴片元件,缩短引脚长度,减少去耦电容供电回路面积,减少元件分布电感的影响,有利于实现电磁兼容。 (3)在电源变压器前端加装电源滤波器,抑制共模噪声和串模噪声,隔离外部和内部脉冲噪声的干扰。 (4) 印制电路板的供电线路应加上滤波器和去耦电容。在板的电源引入端加上较大容量的电解电容作低频滤波. 再并联一只容量较小的瓷片电容作高频滤波。 (5) 不要把模拟电源和数字电源重叠放置避免产生耦合电容,造成相互干扰。 3.2 地线的电磁兼容设计处理 (1)为了减少地环路干扰.必须想办法消除环路电流的形成,具体可以采用光隔离器、变压器、共模扼流圈切断地环路电流的形成或者采用平衡电路消除环路电流等。 (2)为了消除公共阻抗的耦合,可减小公共地线部分的阻抗,加粗地线或对地铺铜处理;另一方面可以通过适当的接地方式避免相互干扰,比如并联单点接地(图3)或串并联混合单点接地(图4),彻底消除公共阻抗。   (3)数字地和模拟地要分开,并单独设置模拟地和数字地。低频电路为防止串扰,地线应尽量采用单点并联接地,高频电路宜采用多点串联接地,地线要短而粗,高频元件周围尽量用栅格状大面积铺铜加以屏蔽。 (4)对于多层扳,应专门设置地线层。 (5)印制板导线的电感与长度和长度的对数成正比,与宽度的对数成反比,为减少地线的电感,应尽量减小导线的长度。 4 结束语     电源和地线的干扰问题是电磁兼容设计中必须慎重考虑并解决的关键一环。它与PCB电路板的性能有着密切的联系.但它只是电磁兼容设计中的一部分。在EMC 设计中,还要考虑反射噪声、串扰噪声、辐射发射噪声、退耦电容、元件布局和其他工艺技术问题等因素的影响和干扰。通常,采用以上的抗干扰措施,可大大地消除电源和地线的电磁干扰,但过多的采用抗干扰措施,也会产生新的干扰,导致系统成本的增加,系统可靠性下降。所以应根据设计条件和目标要求,合理采用抗 EM[措施,设计出具备良好EMC 性能的PCB 电路板。
795 次阅读|0 个评论
广告