tag 标签: esd整改

相关日志
EMC简介电磁兼容性
热度 1 ASIM 2019-1-25 14:58
EMC简介 电磁兼容性 (EMC)是指设备或系统在其电磁环境中符合要求运行并不对其环境中的任何设备产生无法忍受的电磁干扰的能力。因此,EMC包括两个方面的要求:一方面是指设备在正常运行过程中对所在环境产生的电磁干扰不能超过一定的限值;另一方面是指器具对所在环境中存在的电磁干扰具有一定程度的抗扰度,即电磁敏感性。 国际电工委员会标准IEC对电磁兼容的定义是:系统或设备在所处的电磁环境中能正常工作,同时不对其他系统和设备造成干扰。 EMC 包括EMI(interference)和EMS(susceptibility),也就是电磁干扰和电磁抗干扰。EMI,电磁干扰度,描述一产品对其他产品的电磁辐射干扰程度,是否会影响其周围环境或同一电气环境内的其它电子或电气产品的正常工作;EMS,电磁抗干扰度,描述一电子或电气产品是否会受其周围环境或同一电气环境内其它电子或电气产品的干扰而影响其自身的正常工作。 EMI又包括传导干扰CE(conduction emission)和辐射干扰RE(radiation emission)以及谐波harmonic。 EMS又包括静电抗干扰ESD,射频抗扰度EFT,电快速瞬变脉冲群抗扰度,浪涌抗扰度,电压暂降抗扰度Dip,等等相关项目。 一、 EMC工程师必须具备的八大技能一、EMC工程师必须具备的八大技能 EMC工程师需要具备那些技能?从企业产品需要进行设计、整改认证的过程看,EMC工程师必须具备以下八大技能: 1、EMC的基本测试项目以及测试过程掌握; 2、产品对应EMC的标准掌握; 3、产品的EMC整改定位思路掌握; 4、产品的各种认证流程掌握; 5、产品的硬件硬件知识,对电路(主控、接口)了解; 6、 EMC设计整改元器件 (电容、磁珠、滤波器、电感、瞬态抑制器件等)使用掌握; 7、产品结构屏蔽设计技能掌握; 8、对EMC设计如何介入产品各个研发阶段流程掌握。 本文出自: http://www.asim-emc.com/
380 次阅读|1 个评论
静电放电(ESD)对精密电路、磁盘的影响之二
1952293803_247774017 2014-7-31 10:39
  静电放电( ESD )对精密电路、磁盘的影响 之二     二、 静电吸附      在洁净室中因为存在静电,使去除污染变得比较困难。尘粒由于静电的作用总是容易粘到硅片上,导致产品损坏、优率降低。     我们最大的问题是要找到适合洁净室使用的防静电材料。在 LCD 行业,玻璃基板的变大,吸引电荷的能力也增强。由于基板的尺寸大,任何污染都可能导致优率降低。     与其它的污染控制行业一样, LCD 行业也一直在寻找能解决 ESD 问题的新型材料。在洁净室使用的材料也更可能地使用防静电材料,在棉签和抹布上也可以尝试发现新材料来代替传统材料。     为什么洁净室中没有适合的 ESD 产品?在过去的 3 到 5 年里,厂商们在提供产品给洁净室使用都时认识到,洁净室中需要 ESD 产品。但是,寻找能用于洁净室中的 ESD 产品是个问题。因为很多用于洁净室的 ESD 产品的性能不够稳定。     在洁净室中 ESD 控制的最大难题是人员在洁净室中的走动。因为人穿着大量的聚酯类织物,会产生大量的电荷。在洁净室中去除这种电荷唯一的办法是接地。       在过去的五年里,人们发现用碳素纤维和织物混合制成的工衣系统能提供适用 ISO5 ( Class100 )级的洁净室要求。     此类工衣的各个部位都具有相同的电导率,并且从头罩到脚底都有导电连接。在洁净室中工作的人员穿上此类衣服行走时可以通过导电的鞋底接地而不用通过接地线进行接地,这样就不受接地线的长度限制。  此类工衣的出现是对产品的高要求的结果,有助于降低洁净室中由于 ESD 问题而引起的低收率和高坏品率。    对 ESD 控制没有便宜快捷的修补方法,关键是对 ESD 的控制,比如悬挂层流离子风机,或是在需要控制 ESD 的材料旁安装离子风机。随着芯片( IC )尺寸的减少,对 ESD 越发敏感。现在,对 ESD 的控制已不仅仅局限于对工作网络的保护,还需对晶片和生产晶片的人员进行控制。很多高标准要求的公司正在这样对 ESD 进行控制。    污染控制设备的生产商和工厂相关人员都发现,部分电器制造商并不清楚由于 ESD 而带来的问题。这些问题也会给洁净室带来更多的污染。电器制造厂家忽视了这些问题。    最近, 半导体 光掩膜公司邀请静电专家帮助解决优率问题 . 直到静电专家到来,厂家才发现光掩膜上的异常是由于 ESD 引起的污染问题而造成的。在半导体生产中,最大的问题是掩光板上的 ESD 问题。它会引起微观结构的破坏,从而导致产品失效。    在电子生产中, ESD 产生各种各样的问题。比如腐蚀或金属熔化等。    静电还会产生静电吸附,将空气中的尘粒吸附在产品,降低产品优率。
95 次阅读|0 个评论
静电放电(ESD)对精密电路、磁盘的影响之一
1952293803_247774017 2014-7-30 14:38
  静电放电( ESD )对精密电路、磁盘的影响 之一         因为静电放电( ESD )对精密 电路 、磁盘的影响, 电子 行业面临着巨大的挑战。它们每年将会损失数十亿美元。仅仅 5V 的电压都可能损坏那些微小精密的组件,小于 100V 的电压可能使整个电子电路报废。   在受 ESD 影响的领域,洁净室管理者们在生产线上都要考虑到由 ESD 引起的失效和损坏百分比。   然而, ESD 控制材料又容易引起污染——静电耗散材料是洁净室中尘粒和化学污染的一个主要来源。为对 ESD 进行控制,洁净室内的物品都是由静电耗散材料组成,能阻止 ESD 和静电吸引。选择适合洁净室的防静电用品是个很大的挑战。然而, ESD 的解决方案比寻找静电耗散材料更复杂。因此,专家推荐了一套 ESD 控制程序。      一、 可用技术   在洁净室中可采用为静电耗散设计的产品:棉签、擦拭布、胶水、布料、墙壁材料、手腕带、手套、工衣等。然而,静电耗散材料也可能产生污染,很多由塑料或不锈钢制作的洁净室产品可能积聚或传导电量。  “对产品和设备的 ESD 性能和污染控制给予同样的关注,洁净室中的服装和材料最好用静电耗散材料制作,并可以接地。”非硅晶行业的领头者 RussMoulton 这样认为。     其它的行业,尤其是在磁头驱动行业,采用了更多的洁净室防静电材料。过去,磁头驱动行业仅在 IC( 芯片 、微芯片 ) 的生产中采用 ESD 控制技术。但现在已经有更多的行业采用了 ESD 控制技术。       ESD 产品的生产商对于开发新型的静电耗散材料已经有了一定难度。 IC 的在变小,静电敏感度也在增强。近三年,很多电子产商也开始要求更多的 ESD 产品。      找到合适的防静电原材料有一定难度。掩光板由塑料制成,用很好的耐磨损性,低挥发物和耐化学性,是用于洁净室的很好的材料。要找到很有透明度的原材料是困难的。添加剂和共聚物由于含有不同折射率的组成而使材料变成不透明的。而且,塑料必须具有很好的表面电阻。  
106 次阅读|0 个评论
如何做好有效的ESD静电控制
1952293803_247774017 2014-7-22 14:17
                 如何做好有效的ESD静电控制 虽然技术、工艺和材料在不同的时期有不同的变化,但是有效的静电控制程序的设计与实施仍然是基于以下五个概念:   1、把静电保护设计到元件和产品内设计你的元件、产品和装配,使其更合理的避免静电放电(ESD)的作用。可能的话,使用对静电不敏感的元件,或者对你使用的那些静电放电敏感的(ESDS,ESD-sensitive)元件提供适当的输入保护。这里相互矛盾的是,先进的生产技术意味着更小型化和更复杂的几何形状,通常对ESD更为敏感。可是,在产品设计建立越多的ESD控制,其后将发生的问题越少。  2、消除产生静电的材料与过程很明显,产品设计不是完整的答案。你不可以逃避ESD元件和产品,但是可以减少或消除静电放电的产生与积累。首先要从工作环境中尽可能地减少或消除许多静电产生的工序或材料,如普通塑料。因为ESD不会发生在保持相同电势或零电势的材料之间,所以工作环境中的工序或材料应该保持在相同的静电电势。通常,这些导电或驱散材料应该电气连接到相同的公共地,如电气地线。另外,提供地线给静电手环带、地板或工作台表面,安全地减少放电产生与积累。   3、驱散或中和静电放电因为静电的所有产生是不可能完全消除的,所以我们的第三条原则是,安全地驱散或中和那些要发生的静电放电。适当的接地和导电性或驱散性的材料起主要作用。例如,带静电进入工作环境的工人可通过带静电手环或穿戴ESD控制的工作鞋踏过ESD地板垫来消除自己身上的静电,将静电传到地线,而不是对敏感元件放电。对一些物体,如普通塑料和其它绝缘体,接地不能消除静电放电。通常,利用离子作用来中和这些绝缘材料上的放电。离子作用过程产生正负离子,吸引到放电物体表面,因此有效地中和静电放电。     4、提供对静电放电的物理保护我们的第四个原则是防止要发生的静电放电接触到敏感元件和装配。一个方法是,对元件和装配提供适当的接地或分流,使任何放电从产品分散开。第二个方法是,在适当的包装材料中包装和运输敏感元件。这些材料可有效地将产品屏蔽开静电,减少由于包装内任何产品移动而产生的静电。     5、检测你的过程与环境。  例如,利用场强计(field meter)检测是否有可能产生ESD危害的静电场的存在。测量是最稳妥的方法。你确认和量化那些真正需要静电保护的区域,允许你集中在那些最为关注的区域。另外,你可以确认那些不会产生ESD危害的区域,节省你做那些不必要保护的花费。
78 次阅读|0 个评论
双极性集成电路的ESD保护
1952293803_247774017 2014-5-10 10:46
  双极性集成电路的ESD保护      集成电路需要抗静电保护电路,一些保护电路是内置的,一些保护措施则来自具体的应用电路。 为了正确保护IC,需要考虑以下内容: 1、对IIC造成ESD的传递模式     2、IC内部的ESD保护电路     3、应用电路与IC内部ESD保护的相互配合     4、修改应用电路提高IC的ESD保护能力IC内部的ESD保护可以阻止传递到芯片内部敏感电路的较高能量,内部静电保护管用于保护IC免受过压冲击。 应用电路的外部去耦电容可将ESD电压限制在安全水平。然而,小容量的去耦电容可能影响IC保护电路。如果使用小去耦电容,通常需要外部ESD电压静电保护管。       ESD传递模式ESD电平用电压描述,这个电压源于与IC相连的电容上的储存电荷。一般不会考虑有上千伏的电压作用于IC。为了评估传递给IC的能量,需要一个模拟放电模型的测试装置。ESD测试中一般使用两种充电模式,人体模式(HBM)下将电荷储存在人体模型(100pF等效电容)中,通过人体皮肤放电(1.5kW等效电阻)。机器模式(MM)下将电荷储存在金属物体,机器模式中的放电只受内部连接电感的限制。  深圳市安达森科技,您身边的静电保护专家,专业热心为你提供ESD/TVS料,ESD整改。
95 次阅读|0 个评论
USB接口的EMI和ESD设计
1952293803_247774017 2014-4-1 10:45
   USB 接口的 EMI 和 ESD 设计       USB 接口的传输速率很高,因此如何提高 USB 信号的传输质量、减小电磁干扰 (EMI) 和静电放电 (ESD) 成为 USB 设计的关键。由于 USB 接口具有可热插拔性, USB 接口很容易因不可避免的人为因素而导致静电损坏器件,比如死机、烧板等。因此使用 USB 接口的用户迫切要求加入防 ESD 的保护器件。 对 USB 外壳地和信号地的处理:有 2 种方案: 第一种: USB 外壳地和信号地之间串接 1M 电阻,并且还接一个 0.01uf 的电容到信号地,这样处理的原理和目的 1. 将影响外壳的噪音滤除,不影响信号地; 2. 迫使板子上电流是流入内部的信号地,而不是流到外壳。所以这样的处理是综合了 EMI 的滤波和 ESD 的隔离这两方面的因素。 第二种:采用原有的的方案, USB 外壳地和信号地直接接上磁珠 对于这 2 种方案可采用兼容设计来验证 对于 USB2.0 的 PCB 布线,需要考虑以下原则: 1.  差分线对要保持线长匹配,否则会导致时序偏移、降低信号质量以及增加 EMI ; 2. . 差分线对之间的间距要保持小于 10mm ,并增大它们与其它信号走线的间距; 3. . 差分走线要求在同一板层上,因为不同层之间的阻抗、过孔等差别会降低差模传输的效果而引入共模噪声; 4. . 差分信号线之间的耦合会影响信号线的外在阻抗,必须采用终端电阻实现对差分传输线的最佳匹配 5. . 尽量减少过孔等会引起线路不连续的因素; 6 . . 避免导致阻值不连续性的 90 度走线,可用圆弧或 45 度折线来代替;   安达森专业生产销售防静电电子元器件,静电保护管, TVS 并提供 ESD 整改, ESD 测试, esd 解决方案、              
177 次阅读|0 个评论
PCB抄板如何增强防静电ESD功能(一)
1952293803_247774017 2014-3-6 10:35
    PCB 抄板如何增强防静电 ESD 功能 (一)      在 PCB 板的设计当中,可以通过分层、恰当的布局布线和安装实现 PCB 的抗 ESD 设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整 PCB 布局布线,能够很好地防范 ESD 。   来自人体、环境甚至电 PCB 抄板子设备内部的静 PCB 抄板电对于精密的半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁 MOSFET 和 CMOS 元器件的栅极; CMOS 器 PCB 抄板件中的触发器锁死;短路反偏的 PN 结;短路正 PCB 抄板向偏置的 PN 结; PCB 抄板熔化有源器件内 PCB 抄板部的焊接线或铝线。为了消除静电释放 (ESD) 对电子设备的干扰和破坏,需要采取多种技术手段进行防范。 在 PCB 板的设计当中,可以通过分层、恰当的布局 PCB 抄板 PCB 抄板布线和安装实现 PCB 的抗 ESD 设计。在设计过程中,通过预测可以将绝大多数设计修改仅限于增减元器件。通过调整 PCB 布局布线,能够很好地防范 PCB 抄板 ESD 。  
124 次阅读|0 个评论
怎样做好有效的静电控制
热度 1 1952293803_247774017 2014-2-17 10:04
         虽然技术、工艺和材料在不同的时期有不同的变化,但是有效的静电控制程序的设计与实施仍然是基于以下五个概念: 1、把静电保护设计到元件和产品内      设计你的元件、产品和装配,使其更合理的避免静电放电ESD的作用。可能的话,使用对静电不敏感的元件,或者对你使用的那些静电放电敏感的ESD元件提供适当的输入保护。这里相互矛盾的是,先进的生产技术意味着更小型化和更复杂的几何形状,通常对ESD更为敏感。可是,在生产设计建立越多的ESD控制,其后将发生的问题较少。 2、消除产生静电的材料和过程       很明显,产品设计不是完整的答案。你不可以逃避ESD元件和产品,但是可以减少或消除静电放电的产生与积累。首先要从工作环境中尽可能地减少或消除许多静电产生的工序或材料,如普通塑料。因为ESD不会发生在保持相同电势或零电势的材料之间,所以工作环境中的工序或材料应该保持在相同的静电电势。通常,这些导电或驱散材料应该电气连接到相同的公共地,如电气地线。另外,提供地线给静电手环带、地板或工作台表面,安全地减少放电产生与积累。 3、驱散或中和静电放电       因为静电的所有产生是不可能消除的,所以我们的第三条原则是,安全地驱散或中和那些要发生的静电放电。适当的接地和导电性或驱散性的材料起主要作用。例如,带静电进入工作环境的工人可通过带静电手环或穿戴ESD控制的工作鞋踏过ESD地板垫来消除自己身上的静电。静电传到地线,而不是对敏感元件放电。对一些物体,如普通塑料和其他绝缘体,接地不能消除静电放电。通常,利用离子作用来中和这些绝缘材料上的放电。离子作用过程产生正负离子,吸引到放电物体表面,因此有效地中和静电放电。 4、提供静电放电的物理保护       我们的第四个原则是防止要发生的静电放电接触到敏感元件和装配。一个方法是,对元件和装配提供适当的接地或分流,使任何放电从产品分散开。第二个方法是,适当的包装材料中包装和运输敏感元件。这些材料可有效地将产品屏蔽开静电,减少由于包装内任何产品移动而产生的静电。 5、检测你的过程与环境     利用场强计检测是否有可能产生ESD危害的静电场的存在。测量是最稳妥的方法。确认和量化那些真正需要静电保护的区域,允许你集中在那些最为关注的区域。另外,你可以确认那些不会产生ESD危害的区域,节省你作那些不必要保护的花费。     这五项原则成为有效的静电控制程序的基础。它们可帮助选择适当的材料和程序,用来有效地控制ESD。在大多数情况下,有效的程序将涉及所有这些概念。在开发控制程序中,确认那些敏感元件、敏感的级别、和那些对其具有ESD危害的操作。然后看看哪个概念将保护到这些元件。最后,选择和实施可完成这个任务的程序和材料的结合使用。
117 次阅读|1 个评论
数码产品之ESD静电终极解决方案
1952293803_247774017 2014-1-23 09:53
       静电放电ESD(Electro-Static Discharge)成为电子产品和设备的一种危害,造成电子产品和设备的功能紊乱甚至部件损坏。现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。                                                                  数码产品的构造及其ESD问题      现在各类数码产品的功能越来越强大,而电路板却越来越小,集成度越来越高。并都或多或少的装有部分接口用于人机交互,这样就存在着人体静电放电的ESD问题。一般数码产品中需要进行ESD防护的部位有:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口。     ESD可能会造成产品工作异常、死机,甚至损坏并引发其他的安全问题。所以在产品上市之前,国内或国外检测部门都要求进行ESD和其它浪涌冲击的测试。其中接触放电需要达到±8kV,空气放电需要达到±15kV,这就对ESD的设计提出了较高的要求。                                                        数码产品中ESD问题解决与防护  1 产品的结构设计       如果将释放的静电看成是洪水的话,那么主要的解决方法与治水类似,就是“堵”和“疏”。如果我们设计的产品有一个理想的壳体是密不透风的,静电也就无从而入,当然不会有静电问题了。但实际的壳体在合盖处常有缝隙,而且许多还有金属的装饰片,所以一定要加以注意。      其一,用“堵”的方法。尽量增加壳体的厚离,即增加外壳到电路板之间的距离,或者通过一些等效方法增加壳体气隙的距离,这样可以避免或者大大减少ESD的能量强度。  通过结构的改进,可以增大外壳到内部电路之间气隙的距离从而使ESD的能量大大减弱。根据经验,8kV的ESD在经过4mm的距离后能量一般衰减为零。      其二,用“疏”的方法,可以用EMI油漆喷涂在壳体的内侧。EMI油漆是导电的,可以看成是一个金属的屏蔽层,这样可以将静电导在壳体上;再将壳体与PCB(Printed Circuit Board)的地连接,将静电从地导走。这样处理的方法除了可以防止静电,还能有效抑制EMI的干扰。如果有足够的空间,还可以用一个金属屏蔽罩将其中的电路保护起来,金属屏蔽罩再连接PCB的GND。      总之,ESD设计壳体上需要注意很多地方,首先是尽量不让ESD进入壳体内部,最大限度地减弱其进入壳体的能量。对于进入壳体内部的ESD尽量将其从GND导走,不要让其危害电路的其它部分。壳体上的金属装饰物使用时一定要小心,因为很可能带来意想不到的结果,需要特别注意。  2 产品的PCB设计       现在产品的PCB(Printed Circuit Board)都是高密度板,通常为4层板。随着密度的增加,趋势是使用6层板,其设计一直都需要考虑性能与面积的平衡。一方面,越大的空间可以有更多的空间摆放元器件,同时,走线的线宽和线距越宽,对于EMI、音频、ESD等各方面性能都有好处。另一方面,数码产品设计的小巧又是趋势与需要。所以,设计时需要找到平衡点。就ESD问题而言,设计上需要注意的地方很多,尤其是关于GND布线的设计以及线距,很有讲究。有些产品中ESD存在很大的问题,一直找不到原因,通过反复研究与实验,发现是PCB设计中的出现的问题。为此,这里总结了PCB设计中应该注意的要点:     (1)PCB板边(包括通孔Via边界)与其它布线之间的距离应大于0.3mm;     (2)PCB的板边最好全部用GND走线包围;     (3)GND与其它布线之间的距离保持在0.2mm~0.3mm;     (4)Vbat与其它布线之间的距离保持在0.2mm~0.3mm;    (5)重要的线如Reset、Clock等与其它布线之间的距离应大于0.3mm;     (6)大功率的线与其它布线之间的距离保持在0.2mm~0.3mm;     (7)不同层的GND之间应有尽可能多的通孔(VIa)相连;     (8)在最后的铺地时应尽量避免尖角,有尖角应尽量使其平滑。  3 产品的电路设计      在壳体和PCB的设计中,对ESD问题加以注意之后,ESD还会不可避免地进入到产品的内部电路中,尤其是以下一些端口:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口,这些端口很可能将人体的静电引入内部电路中。所以,需要在这些端口中使用ESD防护器件。       以往主要使用的静电防护器件是压敏电阻和TVS器件,但这些器件普遍的缺点是响应速度太慢,放电电压不够精确,极间电容大,寿命短,电性能会因多次使用而变差。所以目前行业中普遍使用专业的“静电抑制器”来取代以往的静电防护器件 。 安达森 系列“静电抑制器”是专业解决静电问题的产品,其内部构造和工作原理比其他产品更具科学性和专业性。它由Polymer高分子材料制成,内部菱形分子以规则离散状排列,当静电电压超过该器件的触发电压时,内部分子迅速产生尖端对尖端的放电,将静电在瞬间泄放到地。它最大特点是反应速度快(0.5ns~1ns)、非常低的极间电容(0.05pf~0.8pf),很小的漏电流(1μA),非常适合各种接口的防护。        因为静电抑制器具有体积小(0603、0402)、无极性、反应速度快等诸多优点,现在的设计中使用静电抑制器作为防护器件的比例越来越多,在使用时应注意以下几点:      1、将该器件尽量放置在需要保护的端口附近;       2、到GND的连线尽可能短;      3、所接GND的面积尽可能大。     ESD 的问题是众多重要问题之一。在不同的电子设备中有不同的方式来避免对电路的危害。由于现在的数码产品体积小、密度大,在 ESD 的防护上有独到的特点。通过大量的静电测试实验证明,采用本文的设计方法处理,将一个原本± 2kV 放电就会死机的产品加以保护和改进,在± 8kV 的静电放电情况下依然可以稳定工作,起到了很好的静电防护效果。随着电子设备使用的日益广泛, ESD 设计是每一个结构设计工程师和电子设计工程师需要重点关心的问题,通过不断总结与学习, ESD 问题将不再是一个难题!
114 次阅读|0 个评论
ESD是如何进入电子设备生产过程中的
热度 1 1952293803_247774017 2014-1-22 09:26
      要防止ESD,首先必须知道ESD是什么以及ESD进入电子设备的过程。一个充电的导体接近另一个导体时,就有可能发生ESD。首先,两个导体之间会建立一个很强的电场,产生由电场引起的击穿。两个导体之间的电压超过它们之间空气和绝缘介质的击穿电压时,就会产生电弧。在0.7ns到10ns的时间里,电弧电流会达到几十安培,有时甚至会超过100安培。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。    ESD的产生取决于物体的起始电压、电阻、电感和寄生电容:可能产生电弧的实例有人体、带电器件和机器。可能产生尖峰电弧的实例有手或金属物体。可能产生同极性或者极性变化的多个电弧的实例有家具。   ESD可以通过五种耦合途径进入电子设备:初始的电场能容性耦合到表面积较大的网络上,并在离ESD电弧100mm处产生高达4000V/m的高压。   电弧注入的电荷/电流可以产生以下的损坏和故障:a. 穿透元器件内部薄的绝缘层,损毁MOSFET和CMOS元器件的栅极(常见)。b. CMOS器件中的触发器锁死(常见)。c. 短路反偏的PN结(常见)。d. 短路正向偏置的PN结(少见)。e. 熔化有源器件内部的焊接线或铝线。   电流会导致导体上产生电压脉冲,这些导体可能是电源、地或信号线,这些电压脉冲将进入与这些网络相连的每一个元器件(常见)。   电弧会产生一个频率范围在1MHz到500MHz的强磁场,并感性耦合到临近的每一个布线环路,在离ESD电弧100mm远的地方产生高达15A/m的电流。   电弧辐射的电磁场会耦合到长的信号线上,这些信号线起到接收天线的作用(少见)。   ESD会通过各种各样的耦合途径找到设备的薄弱点。ESD频率范围宽,不仅仅是一些离散的频点,它甚至可以进入窄带电路中。为了防止ESD干扰和损毁,必须隔离这些路径或者加强设备的抗ESD能力。     
101 次阅读|1 个评论
静电(ESD)常用的整改方法
1952293803_247774017 2014-1-20 09:27
      静电抗扰 ESD 是各类电子产品进入各国市场的一个必测项目,也是厂家最为担心的问题之一 . 解决 ESD 问题要对设备进行分类 ;  一类是金属外壳结构设备 , 另一类是绝缘外壳设备 一、金属外壳结构设备 ESD 整改思路 : 金属外壳结构设备的静电试验主要是针对设备的外壳、开关、指示灯、按钮等部位进行测试,故在出现静电问题时应该从这几个方面进行处理。 1 、检查 EUT( 被测物 ) 是否存在结构孔缝,导致静电产生的场通过孔缝向设备内部辐射; 整改方法:采用铜箔、铝箔或导电布将此孔缝“电堵住”进行比较试验。 2 、如果放电点和接地点在设备的不同结构件部位(即两个点不在一个完整的金属体上),则检查这两个金属件之间的电搭接是否良好,一般来说,需要关注搭接的地方是否大面积接触,没有喷绝缘漆。 3 、静电电流泄放途径附近是否存在设备内走线,特别是当放电路径上存在结构缝隙时,缝隙附近有信号线; 整改方法: 1) 改变此电缆的走线方式,远离放电途径或放电途径上的孔缝; 2) 在信号线上增加磁环,切断静电感应的共模电流; 4 、检查泄放途径附近是否存在敏感电路(如复位电路、控制电路、音视频电路等),特别是泄放途径中存在孔缝时,孔缝附近的敏感电路极易被静电干扰; 整改方法:用屏蔽材料堵住孔缝;  二、绝缘外壳结构设备 ESD 整改思路 : 绝缘外壳设备,静电试验主要针对绝缘外壳(空气放电)、金属连接器的外壳(直接放电)、塑胶连接器的外壳(空气放电),面板上的一些复位按钮、拨码开关以及指示灯等部位。  1 、空气放电 解决此类问题的原则对策是空间隔离;一般来说,在绝缘物体上空气放电是难以放出来的,但是如果附近有金属件,则空气放电会对该金属件放电,所以,解决此类问题的最有效方法是使设备内部的单板和绝缘外壳有足够的距离,特别是绝缘外壳孔缝附近的 PCB 板必须和结构孔缝保持足够的距离。 2 、接触放电 1) 对金属连接器的外壳接触放电     a. 单板上划分出 PGND 和 GND ; b. 连接器金属外壳接 PGND ; c. 信号线对 PGND 接 TVS 管进行静电脉冲抑制。 2) 对非金属外壳空气放电实验时,静电 * 会对连接器的插针放电 插针所在的信号线对 PGND 并 TVS 管进行静电抑制。     随着电子设备使用的日益广泛 , ESD  的问题是众多重要问题之一。在不同的电子设备中有不同的方式来避免对电路的危害 , 只要通过不断总结与学习,  ESD  问题将不再是一个难题!安达森原厂生产ESD防静电电子元器件并提供专业ESD整改,ESD测试。
314 次阅读|0 个评论
ESD成为IC设计的一次挑战
1952293803_247774017 2014-1-17 09:51
         对电子器件来说,一次我们无法察觉的轻微ESD静电放电就可能对其造成严重的损伤。据统计,超过60%的IC失效都源于ESD。      随着超大规模集成电路工艺的高速发展,特征尺寸已经到深亚微米阶段,大大提高了集成电路的性能及运算速度,但随着器件尺寸的减小,对可靠性的要求也越来越高。               高集成度意味着单元线路会越来越窄,耐受ESD静电放电的能力越来越差,此外大量新发展起来的特种器件所使用的材料也都是静电敏感材料,从而让电子元器件,特别是半导体材料器件对于生产、组装和维修等过程环境的静电控制要求越来越高。而ESD静电放电对器件可靠性的危害变得越来越显著。ESD经常发生并影响到所有手持设备,必须对IC加以保护,因为其中大多数无法承受高于2kV的ESD。               在目前ESD保护很受关注的情况下,IC设计对ESD更加敏感,ESD自然成为设计面临的挑战。设计人员必须使IC尽可能提供最有效的ESD保护,而又要为额外的保护元件提供电路板空间。电子电路的输入/输出连接器为ESD的进入提供了路径。以手机为例,音量键、语音键、智能键、充电器插口、配件连接端口、扬声器、键区、扩音器、SIM卡、电池接头等都可能成为ESD的进入点,使之轻松到达电路及电压敏感型元件。当进入的ESD电压足够高时,就会在IC器件的电介质上产生电弧,在门氧化物层烧出显微镜可见的孔洞,造成器件的永久损坏。
142 次阅读|0 个评论
ESD对电子器件的危害
1952293803_247774017 2014-1-16 10:13
              计算机由板卡组成,而当今板卡多采用MOS技术制造而成,其电路对静电高压相当敏感,当带静电的人或物触及这些器件后,就会产生静电释放(ESD)。 当静电高压冲击MOS电路后,其内部的氧化膜便会被击穿、破坏,导致电器件当场损坏或工作不正常。当然一般受过ESD静电释放的器件并不会立刻出现故障,这也就是多数人不重视ESD的原因。其实在静电无处不在的日常生活中,实践证明人们能感觉到的静电至少在3.5kV以上,而可以听到声响的静电要在4.5kV以上,至于毛衣上的闪光静电则要达5kV以上。    除了上述ESD直接损坏器件外,ESD还会诱发MOS电路内部发生锁定效应(或叫寄生可控硅效应),其结果是MOS内部电流大增,内部逻辑功能失灵,造成所谓的锁定效应。一旦MOS电路处于锁定状态,只要电源不切断,电路会一直死锁下去,时间一长就有可能烧坏电路或使电路性能下降。如:当带电插拔打印机接头而导致计算机异常(鼠标不能动,打印机报警)时,第一个补救办法就是立刻关机。   为此国际组织专门制定了相应的标准,将ESD造成的电器故障分为如下几种:   1.操作ESD故障   操作电脑的人带有静电,当他接触电脑的外表如键盘、鼠标、复位钮时,则有可能由于ESD造成如下电脑故障:电脑重启动、暂停、死机等异常情况,轻则需要复位或重装某软件,重则需要更换硬件。   2.维护ESD故障   操作电脑的人带有静电,而他又触及到机箱内部的金属导电部分。例如用手摸内部的板、卡,会造成上述故障。   3.检修ESD故障   操作电脑的人带有静电,而他又触及电脑的CPU、板卡等发生的ESD会造成零部件的损坏。
193 次阅读|0 个评论
怎样预防ESD对主板造成损害
1952293803_247774017 2014-1-8 10:20
         ESD即静电放电,它对于精密半导体芯片会造成各种损伤,例如穿透元器件内部薄的绝缘层;损毁MOSFET和CMOS元件的栅极;CMOS器件中的触发器锁死;造成反向偏置和正向偏置的PN结短路;融化有源器件内部的焊接线和铝线。     在电脑行业,ESD更是频繁出现的无形杀手,主要表现在:雷击或其他静电放电导致网卡损坏芯片组烧毁,如早几年某主板大厂由于USB接口的ESD问题引起大量南桥烧坏IC接口问题导致主板上的元件损坏,如三极管烧毁系统出错,重启,硬盘数据丢失等在主板设计时加入有效的ESD 防护措施,可最大程度上防治上述各项损害的发生,从而提高主板品质,加长工作寿命,通常主板元器件在遭受ESD后可通俗分为三种状态:健康,死亡,受伤。健康的,该元件有适当的ESD防护处理,可正常运行几年时间。死亡的,该元件没有ESD防护,而遭受严重的ESD损害,不能正常运行。受伤的,该元件遭受部分损坏,含有潜在的缺陷。虽然短时间不易发觉,但是在使用过程中出现过早实效。电脑遭受ESD途径有两种: 1、人体接触时引起(如:用户在操作开机、复位、插拔USB等设备时) 2、雷击(如:通过网卡)在主板设计的时候加入许多防护ESD的设计,让用户在使用电脑的过程中,防御了ESD干扰。当然在使用电脑的时候也要操作得当,让ESD无处藏身。            在使用电脑的时候应该注意的地方: 1、电脑机壳需要可靠接地。2、北方地区在秋冬季节应使用加湿器,保持室内空气的一定湿度,防止静电在设备、家具和身体上大量积累。3、在运输和储存过程中要将电脑整机或零部件置于静电屏蔽或导电搬运箱内进行运输防止集成电路芯片被静电击穿。4、使用和维修过程中触及电脑内任何电路时,规范的做法是带上防静电腕套。对广大的普通用户而言,可以先碰一下电脑机箱金属机壳以释放身体上的静电(前提是电路确实已经接地,否则达不到释放静电的作用)。如果无法确认电路是否接地,那么也可以采用碰触自来水管的方法释放静电。5、平时插拔USB或IEEE1394设备时,应该按照第4点提出的方法预先释放身体上的静电,减少因静电而损坏设备和配件的几率。安达森可提供ESD防静电电子元器件与ESD整改,测试。
98 次阅读|0 个评论
芯片级ESD测试方法研究与比较
1952293803_247774017 2014-1-7 09:41
      随着集成电路制造工艺的不断进步,特征尺寸变得越来越小,使得 ESD 静电放电等干扰越来越影响芯片的可靠性。   在芯片的实际使用过程中,将近超过一半的失效芯片是有 ESD 静电放电的干扰所引起的。在以往的静电保护设计中,主要是由板级和系统级的层面上去解决 ESD 静电放电的问题,该层次上的静电保护要足够的好,保护所使用的器件免受 ESD 静电放电的损坏,终端产品在选择芯片时,并未对芯片的 ESD 静电放电性能提出要求。     然而随着市场的竞争,终端设备制造商逐渐对其所使用的芯片提出 ESD 静电放电等电磁兼容方面的要求。由于成本的压力,光依靠传统的板级和系统级的保护去解决整个设备的 ESD 静电放电性能,己经变得不可行,在芯片级的层次也需要提供一定的抵抗 ESD 静电放电的能力。而目前关于芯片级的电磁兼容国内外研究还处于起步阶段,各个芯片生产厂商也逐渐开始从芯片级的角度去根本的解决电磁兼容的问题。因此,芯片级电磁兼容性越来越受到各方面的重视。终端设备制造商和芯片制造商都努力改进白己的产品来满足电磁兼容规范,以此来提高产品在市场上的竞争力。安达森可提供ESD防静电电子元器件与ESD测试。
135 次阅读|0 个评论
USB3.0中ESD应用的五大要素
1952293803_247774017 2014-1-6 13:37
    1、ESD保护组件本身的寄生电容必须小于0.3pF,才不会影响USB3.0高达4.8Gbps的传输速率。 2、保护组件的ESD耐受能力必须够高,至少要能承受IEC 61000-4-2接触模式8kV ESD的攻击。 3、在ESD事件发生期间保护组件必须提供够低的箝制电压,不能造成传输数据错误或遗漏,甚至造成系统产品内部电路损坏。 4、保护组件动作后的导通阻值必须够低,这样,除了可以降低箝制电压外,最大的优点是可让组件在遭受高能量ESD攻击时仍能保持低箝制电压,以避免出现保护组件未受损但系统内部电路已无法正常工作甚至损坏的情况。 5、使用单个芯片解决USB 3.0连接端口中所有信号线/电源线的ESD保护需求,尤其是使用在Micro USB接口时,这将大大降低设计布局的复杂度。 以上五大要素要求缺一不可,若有任何一项无法满足,则USB 3.0端口就无法被完善地保护。不过,同时符合以上五项要求的ESD保护组件其本身的设计难度相当高,需具有丰富经验与扎实技术的设计团队来实现。安达森为您提供专门针对USB接口的防静电电子元器件。
139 次阅读|0 个评论
“亲临”静电
1952293803_247774017 2014-1-2 10:36
    “亲临”静电      在我们的周围环境甚至我们身体上都会带有不同程度的静电,当它积累到一定程度的时候就会发生放电,ESD过程是出于不同电势的物体之间的静电电荷转移过程,其强烈程度受电量大小及物体间距的影响,自然界雷电是强对流气候下典型的ESD现象。     日常生活中的ESD现象频繁地发生着,虽然没有大自然中的雷电那么强烈,但也会有火花式放电,不仅傍着“噼啪”声响,还会闪闪发光,寒冷干燥的冬夜里,关掉灯脱毛衣时就能真切地感受到这一现象。研究表明,当电压大于8000V时可以看待ESD发出的光亮,当电压大于6000V时可以听到ESD放电声;当电压大于3000V时可以感觉到有ESD发生,而当静电电压低于3000V时,也会发生ESD过程,只是我们感觉不到,也就是说,很多ESD过程是在我们未察觉的情况下,悄声无息地进行着。     ESD对电子设备的损害,其严重程度与静电电压高低和能量大小有关,如果能量较小,则只能将元件击穿,电压消失后,器件性能仍然恢复到原始状态。如果能量较大,在击穿后接着形成大电流对元件形成永久性损害,如晶体管元件结电阻降低、漏电流增大,薄膜电阻器局部介质击穿而发生阻值漂移等。ESD的危害有一定偶然性,不见得每一次都造成元件彻底报废,多数情况下仅表现为稳定性降低。对于静电给电子元器件造成的种种“内伤”人们往往认为是元器件老化,而没有想到是ESD的危害。     ESD损害的严重程度还与元器件对静电的敏感度有关。如今超大规模集成电路广泛采用CMOS材料,CMOS器件具有集成度高、成本低、速度快、能耗低的优点,因此使用范围很广。然而,CMOS器件的一个致命的弱点是静电敏感度高,很容易被ESD击穿。安达森系列Polymix ESD Suppressor 是传统聚合物技术的改良优化版,最大的特点是反映速度快(0.5~1ns)、完全泄放静电时间极短(90ns),极间电容非常低(0.05~0.8pF),,漏电流极小(1nA),等效电感量非常低,不会产生共振或谐波,适合各种接口的静电防护。  
188 次阅读|0 个评论
电子元器件的失效原理
1952293803_247774017 2013-12-28 10:13
  电子元器件的失效原理     ESD静电放电是指静电荷通过人体或物体放电。静电在多个领域造成严重危害 。电子元器件由ESD静电放电引发的失效可分为突发性失效和潜在性失效两种模式。     突发性失效是指元器件受到ESD静电放电损伤后,突然完全丧失其规定的功能,主要表现为开路、短路或参数严重漂移,具体模式如:双极型器件的射一基间短路,场效应器件的栅一源间或栅一漏间短路或开路,集成电路的金属化互连或键合引线的熔断,多晶硅电阻开路, MOS电容介质击穿短路等。   潜在性失效是指ESD静电放电能量较低,仅在元器件内部造成轻微损伤,放电后器件电参数仍然合格或略有变化,但器件的抗过电应力能力已经明显削弱,或者使用寿命已明显缩短,再受到工作应力或经过一段时间工作后将进一步退化,直至造成彻底失效。在使用环境中出现的静电放电失效大多数为潜在失效。   据统计,在由ESD静电放电造成的使用失效中,潜在性失效约占90%,而突发性失效仅占10%。而且,潜在性失效比突发性失效具有更大的危险性,这一方面是因为潜在失效难以检测、而器件在制造和装配过程中受到的潜在静电损伤会影响它装入整机后的使用寿命;另一方面,静电损伤具有积累性,即使一次ESD静电放电未能使器件失效,多次静电损伤累积起来最终必然使之完全失效。   深圳市安达森科技为您提供ESD保护电子元器件与ESD整改,esd解决方案。
146 次阅读|0 个评论
IC小型化趋势下需靠恰当的ESD设计来保证系统可靠性
1952293803_247774017 2013-12-23 09:49
  IC 小型化趋势下需靠恰当的 ESD 设计来保证系统可靠性      随着下一代无线收发器和数字通信芯片的几何尺寸日益缩小, IC 制造商越来越难以维持合理的片上 ESD 保护等级。     而片上 ESD 保护力度的减少反过来又意味着系统设计师必须更加清醒地认识到,只有选择正确的保护元件并遵循基本设计规则才能在其设计中建立起应有的 ESD 保护,从而最大程度地提高成品率。     据 ESD 协会估计,未来的集成电路可能将无法承受目前片上 ESD 保护的电压水平 (2kV) 。事实上已有人提议将片上 ESD 的目标承受水平降低一半以上。如果降低了片上保护的标准,那么从系统级来说,芯片就会对电缆放电 (CDE) 和人体静电放电 ( ESD ) 等瞬态现象更加敏感。于是,随着当前和今后集成电路 ESD 敏感性的增加,就更有必要采用更加强健的片外瞬态电压抑制措施来保护系统。     保护电子设备不被损坏,这项使命从来都不简单。由于钳位电压低而且响应时间短,瞬态电压抑制 (TVS) 二极管长期以来一直被用于保护系统免受 ESD 损坏。当然,市场上还有其他类型的 ESD 抑制器件,但这种器件若选择不慎,可能会让设计人员对自己的产品产生错误的安全感。采用的 ESD 器件满足 IEC 61000-4-2 标准并不能保证系统一定可以通过 ESD 测试。评价一个 TVS 器件在系统中表现如何的最佳方法是看其钳位电压。所谓钳位电压,就是当出现 ESD 现象时器件两端维持的电压。因此,这也是当时被保护 IC 所承受的电压。钳位电压过高会导致被保护器件承受的电压过高,从而增大故障概率。而 TVS 二极管则以其优秀的低钳位电压特性成为敏感电子产品保护领域的主要技术。如果使用得当,它可以将被保护器件两端的电压限制在稍高于该器件的工作电压、并远低于器件损坏电压的水平。     保护元件的钳位性能通常用一幅绘有元件钳位电压与 ESD 电压关系的图来表示。但不同制造商生产的 TVS 器件在钳位响应上可能差异巨大,因此器件的选择就变得更加复杂。介于此,设计师在选择器件时应坚持要求厂商提供数据手册,手册中除说明器件符合 IEC 61000-4-2 标准外还应提供更多其他信息。一款品质优良的 ESD 保护器件,其数据手册中应包含该器件的钳位性能图,否则设计人员就不应考虑采用。     深圳市安达森科技为您提供ESD防静电电子元器件产品与ESD整改,esd解决方案。
119 次阅读|0 个评论
ESD静电抑制器问题与数码产品的构造
1952293803_247774017 2013-12-12 11:09
  ESD静电抑制器问题 与 数码产品的构造   现在各类数码产品的功能越来越强大,而电路板却越来越小,集成度越来越高 , 并都或多或少的装有部分接口用于人机交互,这样就存在着人体静电放电的ESD静电抑制器问题 。 一般数码产品中需要进行ESD静电抑制器防护的部位有:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口 。 ESD静电抑制器可能会造成产品工作异常、死机,甚至损坏并引发其他的安全问题.所以在产品上市之前,国内或国外检测部门都要求进行ESD静电抑制器和其它浪涌冲击的测试.其中接触放电需要达到±8kV,空气放电需要达到±15kV,这就对ESD静电抑制器的设计提出了较高的要求. 在壳体和PCB的设计中,对ESD静电抑制器问题加以注意之后,ESD静电抑制器还会不可避免地进入到产品的内部电路中,尤其是以下一些端口:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口,这些端口很可能将人体的静电引入内部电路中.所以,需要在这些端口中使用ESD静电抑制器防护器件. 以往主要使用的静电防护器件是压敏电阻和TVS器件,但这些器件普遍的缺点是响应速度太慢,放电电压不够精确,极间电容大,寿命短,电性能会因多次使用而变差.所以目前行业中普遍使用专业的“静电抑制器”来取代以往的静电防护器件 .“静电抑制器”是专业解决静电问题的产品,其内部构造和工作原理比其他产品更具科学性和专业性.它由Polymer高分子材料制成,内部菱形分子以规则离散状排列,当静电电压超过该器件的触发电压时,内部分子迅速产生尖端对尖端的放电,将静电在瞬间泄放到地.它最大特点是反应速度快(0.5ns~1ns)、非常低的极间电容(0.05pf~3pf),很小的漏电流(1μA),非常适合各种接口的防护. 因为静电抑制器具有体积小(0603、0402)、无极性、反应速度快等诸多优点,现在的设计中使用静电抑制器作为防护器件的比例越来越多,在使用时应注意以下几点: 1、 将该器件尽量放置在需要保护的端口附近; 2、 到GND的连线尽可能短; 3、所接GND的面积尽可能大.   深圳市安达森科技有限公司一直致力于为客户提供最佳的电路保护方案ESD、静电整改、静电保护管、ESD整改、浪涌、防静电管、ESD工厂、tvs、电源浪涌、esd解决方案等业务。公司一直以诚信为本的经营理念,做好企业该做的事。  
230 次阅读|0 个评论
广告