tag 标签: 运放

相关帖子
相关博文
  • 热度 27
    2017-8-15 11:17
    12408 次阅读|
    8 个评论
    这篇文章应该是我写得最久的文章了,前前后后大约写了1个多月。 文章是给一个微信公众号的约稿,现在再发出来供论坛的兄弟姐妹们看。 1.运放十坑之轨到轨 运放输出电压到不了电源轨的这种明坑踩了后,我选择了轨到轨的运放,哈哈,这样运放终于可以输出到电源轨了。高兴的背后是一个隐蔽大坑等着我: 看看我常用的某公司对轨到轨运放产品的介绍:“高速(50MHz)轨到轨运算放大器支持以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。”看到没有: “以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。” “更接近供电轨的摆幅” “更接近” “接近” 。。。 看一个轨到轨运放的手册: 输出电压的确是到不了电源的5V,why? 运放的输出级可以简化为下面这种的结构形式: 由于MOS管有导通电阻,当流过电流时,导致了电压降,因此,当负载越大时,导通压降越大,输出电压越不能达到轨。 所以说,轨到轨运放不是完全的可以使输出到达电源值,要使用的时候,还需要看负载和温度(影响导通电阻阻值)的关系来决定输出能达到多大电压。 2. 运放十坑之不可忽略的输入偏置电流 设计了一个分压电路,理论上输入1V,输出2V,可是一测,总是多了近6,7百个mV。这要是进12位3V量程ADC,可是要吃掉600多个码。点解? 原来 运放正向输入端和反向输入端由于TVS漏电流和管子输入偏置电流,导致了两个输入端存在输入偏置电流 (而且由于没有任何一个器件和另外一个器件一模一样,这两者输入偏置电流还不尽相同); 这两个偏置电流会与外部电阻一起形成偏置电压后,输出到后端,形成误差 。如果你不巧选择了一个基于BJT设计的运放,它具有较大的输入偏置电流,就会造成很大的后级误差。如下图这种运放,真是“岂止于大,简直是莽”。 下面假设,两个输入端的输入偏置电流相同。 对于,正向输入端来说,Ib+带来偏置电压几乎等于0,而对于反向输入端来说,Ib-带来的偏置电压等于350mV(计算时,假设Vout接地,相当于R1//R2)。因此,需要的是在正向输入端增加一个电阻,来补偿反向输入端带来的误差。 正如前文所述 ,正反相输入偏置电流不尽相同,补偿只能减小失调电压,而正反相输入偏置电流差也称为失调电流 。在进行高精度或小信号采样时,可以选用低失调电流运放,因为 加入补偿电阻,也代入了一个新的噪声源,要慎重加入。 偏置电流是运放的主要误差之一,在之后的坑中,还会介绍一些影响后级的误差源。 3.运放十坑之快速下降的PSRR 当我是个菜鸟工程师的时候,做运放设计从来不考虑PSRR,当听说过PSRR之后,每次选运放都会在成本控制基础上选择一个有较高PSRR的运放。 比如这款运放PSRR达到了160dB: 根据计算公式: 即使电源电压在4.5V-5.5V区间内发生变化,电源对运放输出的影响只有10nV。 很可惜, 这个指标是指电源电压的直流变化,而不包括电源电压交流的变化(如纹波),在交流情况下,这个指标会发生非常大的恶化。 Spec.里面提到的只是直流变化,交流变化在后面图示里面,一般情况下,非资深工程师对待图示都是滑滑地翻过去。 如果运放电路使用了开关电源,又没有把去耦、滤波做得很好的话,后级输入精度会受到极大的影响。来看,同一款运放的交流PSRR。 对于500kHz开关频率的纹波,PSRR+恶化到只有50dB,假设纹波大小为100mV,那么对于后级的影响恶化会达到0.3mV。对于很多小信号采集的应用来说,这个误差是不可接受的。因此, 有些应用场景甚至会在运放电源入口做一个低通滤波(请注意电阻功耗和电阻热噪声 )。 4.运放十坑之乱加的补偿电容 以前有个“老工程师”对我说,反馈电路加个电容,电路就不会震荡。一看到“震荡”这么高大上的词语,我当场就懵逼了,以后所有的电路都并一个小电容,这样才professional。 直到一天,我要放大一个100kHz(运气很好,频率还没有太高,不然电压反馈运放都没法玩)的信号,也是按照经验并上一个电容,然后。。。信号再也没有正常。。。因为,并上了这个电容反馈阻抗对于100kHz的信号变成了只有不到200Ω,导致放大系数变化。 然,这还不是关键,问题在于:真的需要一个补偿电容吗? 首先,运放内部存在一个极点(把它想成就是RC低通造成的),它会造成相位的改变,最大到-90°: 如果再增加一个极点呢,它又会再次对相位进行改变,最大还可以增加到90°: 这样相位就到了-180°,这有什么问题呢?那就是“震荡”。看一下电压负反馈运放的增益: 当某些频率点上的环路增益Aβ等于1,而相位为-180°的时候,这时,Vout/Vin会变成无穷大,电路就不稳定了。因此,当外部增加一个零点时,运放就会在某些频率点进入震荡 ,比如引脚上的分布电容,如下图: 这时,我们 并上一个电容,相当于人为引入一个零点,把拉下去的相位,拉上来 ,但是,这个分布电容一般很小,使得它环路增益Aβ等于1的位置非常远,在这么远的频点上,运放早就不能正常工作了。而看手册这个运放自身在100k的时候,相位余量相当的高,超过了90°,完全不需要增加额外的补偿电容。 因此,对于具体情况,要具体分析,不能被“老工程师”带着跑了。 5.运放十坑之被冤枉的共模输入范围 以前遇到过一个问题,前级运放放大后,再由运放跟随进ADC,进ADC的信号是0.3V-1.5V。感觉是个很简单的电路,但是后面实测这颗工作电压为单电源5V的运放,有部分板卡在输出1.5V左右的时候,它的输出值并没有完全跟随到输入值,而低于比1.5V的信号,跟随都没问题,但是一旦接近就不对。 当然,这个问题就上了硬件组的会议,最后讨论的结果是:“这个运放有问题,我们要找厂商嚎盘,但是我们是xx企业,别个又不得理我们,这样吧,我们换一个其它公司的运放”。不幸的是,我们冤枉了一颗运放,并且没有找到问题原因,幸运的是,在没有完全弄清原理的前提下,我们碰巧选到了一颗可以正常工作的运放。 来看下这款运放的一个指标,运放共模输入范围: 运放共模输入范围是运放输入电压的一个区间,它表征的是运放能够线性工作的区间,即输入电压共模值在这个区间内,当输入电压发生变化时,输出电压能够线性的发生变化。 对于跟随电路,由于存在负反馈,基本上可认为正相输入端电压和负相输入端电压是同一个值,而这颗运放在5V供电时,它的共模输入范围是-0.1V至1.5V。因此,当输入电压在1.5V左右的时候,运放就存在不能正常线性跟随的情况。 为什么不能跟随呢?来看一个三极管放大电路,它也是运放的组成部分之一,来进行举例说明。 当输入的Vb发生变化时,Ie就会随着Vb发生相应的变化,从而引起Vc的变化,这就是跟随。若Vb继续增大到,使得Vc=Vcc-Ie x Rc计算值为负数的时候,而实际上Ie x Rc并不能超过Vcc,这时放大电路达到饱和甚至电流反相,导致输出电压固定或削峰或反向等。 6.运放十坑之不可忽略的压摆率 做1pps驱动电路,要求上升沿≤5ns,FPGA输出的信号用运放跟随增强驱动后,发现上升沿达不到要求。为什么呢?因为没有考虑到一个重要的指标,压摆率。压摆率是指:输入为阶跃信号时,闭环放大器的输出电压时间变化率的平均值。即 输入一个理想的阶跃信号,输出会是一个带斜率信号,这个信号的爬升速率就是压摆率。 看一下这个运放的压摆率: 根本达不到要求啊,5ns只能爬升20mV,所以,上升沿根本达不到设计需求。怎么办呢?后期飞线增加了一个脉冲增强电路。 脉冲增强电路C4和R4,相当于一个微分电路C4和RL(当C x RL远小于压摆率时间)加一个直流电阻R4,使得负载RL上的信号边沿变得更加陡峭。分析一下: a.电容C4与RL形成分压电路,根据下图的计算公式,C4上电压的变化率等于RL上的电压值。 b.那么假设电容电压变化率在0-τ范围内是几乎不变化的,那么负载RL上面的电压也是几乎不变的,一旦电容开始充电(电压发生变化),负载RL的电压就上升到顶点。记为波形1,如下图。 c.然后在电容充电结束后开始下落,为了解决没有变化率就没有电压的问题,增加一个直流电阻R4维持波形,它是一个直通波形,也就是原始波形,记为波形2。 d.两个波形合在一起后,由于波形1,波形2的上升沿得到极大增强,从而使得合成波形上升沿得以改善。 7.运放十坑之被遗忘的反馈电阻 为了扩大外部驱动能力,一般会在最后一级增加一个跟随电路,选择电流反馈运放-CFA增加运放的输出带宽。好简单哦,可惜你就是调不出来。还是先看图吧。好简单哦,可惜你就是调不出来。还是先看图吧。 什么电源轨、共模输入范围、增益积带宽、带载能力、压摆率。。。我全都考虑了啊,还是不对呢? 因为, CFA和VFA(电压反馈运放)不一样 ,读书时学的运放,基本上老师都是拿VFA进行举例和讲解。下图是CFA运放的模型: 它与VFA区别是, 输入端不再是两个都虚断,反相输入电阻Z B 是个非常小的值,但又绝对不能认为是零;它的开环增益Gout不再是非常大,而是约等于1;它的跨阻Z可以认为是无穷大。 因此,CFA的跟随电路的电路模型如下: 解出Aβ等于: 它的闭环增益是: 当没有反馈电阻ZF的时候,A约等于1,ZF趋近于0,Aβ趋近于无穷,增益趋近于0,和想要的跟随电路完全不一样,也就是网上常说的“CFA不加反馈电阻就没信号”。(没找到这句话,忘记是在哪里看到的了,只能看下CFA手册上对反馈电阻的介绍) 因此,要增加一个反馈电阻,电路就会正常工作了。 PS:上面推导计算有技巧,只能从Aβ进行计算推导,因为CFA的计算前提是 反相输入电阻Z B 是个非常小的值;它的跨阻Z可以认为是无穷大,所以,要在求极限是找到一个单一变量,如果按照最终表达进行求极限,一个函数,三个变量(Z F 趋近于0,Z B 趋近于0,Z趋近于无穷),没法玩,如下图。 8.运放十坑之失效的AD620 在我读大学的年代,仪用放大器绝对是一个高X格的词语,在那个还常见三运放搭差分运放的年代,仪放是超高共模抑制比、高温度稳定性的代名词,正相反相两个电压差一减,就得到了结果,这绝对是一个采集EEG信号的好东西啊。 由于EEG信号幅度很小,加上前级放大,也不过1V左右,因此,屡试不爽也没什么问题。后来要做一个工业现场信号检测,就不正常了。还是先看图吧: 采集4-20mA电流,得到1V-5V电压差,放大2倍后进入后级ADC。为了防止电阻功耗过高,R128,R129,R130三个电阻采用了并联取值的方式,最终取到了250Ω这个值。 分析一下,正相输入端2V-10V,符合器件输入范围(VCC-1.4V),反相输入端1V-5V,我加了负电,那更是符合了;然后看放大倍数2倍,Vmax=10V,也符合器件输出范围(VCC-1.4V);电源、放大倍数、去耦等等都没有问题。 这是一个显得没有任何错误的原理图,但是实际上,它会在高输入电压值时发生错误。 看下仪放的内部原理,就明白了(这里选一个手上有的资料,非AD620的内部原理,其实仪放原理都差不多) 正相输入电压和反相输入电压体现在仪放内部的R2处,而真正进行输出的电压,是由V1out和V2out体现的,换一句话说,最终增加的电压值平分为两份,一份由V1out提供,它会比V1高,另外一份由V2out提供,它会比V2低。 再看原理图,在20mA的时候,Vin+达到了10V,Vin-是5V,放大2倍,在仪放内部需要将Vin+放大到12.5V。这已经超过了仪放供电电压,因此,是绝对不可能正常工作的。 9.运放十坑之ADC的采样时间被运放拖累 ADC采集信号,信号稳定的时候,很准确;信号变化的时候,数据不稳定。当然了,ADC有采样时间,软件工程师也知道,他采了10次,只取后5次,但是数据还是有不稳定的状态。让硬件来看电路,硬件工程师说,电路当然没有问题了,全是从别人那里扣来的,怎么在我这就有问题了? 先看ADC的指标Tcycmin=500ns和Tacqmin=80ns,这是颗SAR型ADC,速度能上Mbps,还算挺快的。所以,它连续采样10次,所用时间也才10μs左右。 而运放从信号输入到输出,并不是一个无延时的过程,而是一个有延时还带震荡的过程,同时,这个过程的时间还会因为后级线路的PCB设计而增大。 如下图: 看一下运放的指标,当4V时,达到0.01%,时间为5.1μs,此时带来的波动误差是0.4mV,而在4V范围内,一个16位ADC的1LSB为0.06mV。误差可以吃掉6,7个码字,如果再加上分布电容和走线电阻,这个时间会进一步增加,使得后级稳定时间增长,从而导致误差变得更加的大。 后来,软件工程师调低了采样率,增加了采集时间,问题得以解决。 10.运放十坑之被遗忘的功耗 做过一款板卡,功耗要求很严格,因此,设计完成后,就画了电源树,计算了每个器件的功耗,没有超,然后投版,调试,一上电,功耗超标。 后面一检查,发现是运放功耗计算的时候出现了问题,下图这样的运放电路用了5个。 由于是直流驱动,在计算的时候,只考虑了运放本身的静态功耗,PD=15V x 4.2mA =63mW,按照最大静态功耗来考虑,功耗余量还绰绰有余。 实际上,忽略了一个重要的功率消耗点:运放供电电压15V到输出电压(1V-4.5V)之间的电压差,全部在运放里面消耗了,按照最大压差计算,一个电路就消耗140mW。 这种耗散功率,以前从来没有考虑过,所以,全部都选择性的忽略了,当遇到功耗要求紧张的需求时,问题就暴露出来了。 后面改版的时候,选择了低电压给运放供电,减少了耗散功耗,满足了指标要求。
  • 热度 1
    2015-4-8 10:03
    246 次阅读|
    0 个评论
    引言 如果要设计一种负责测量多个模拟电压(但不是所有同时测量)的系统,可以通过把测量结果多路复用为单个输出信号来简化下游电路,随后采用共享组件对原始电压电平进行串行处理和数字化。这么做的好处是信号链路组件的数目和尺寸将比采用“按每个通道进行设计”时所需的小得多。正确地实现一种多路复用解决方案需要注意几个细节,特别是假如您希望在通道之间实现快速切换、进行准确的测量和保持低功耗。 快速响应 多路复用增加了组合信号的频率含量,这是因为当每次多工器切换通道,多路转换信号都将改变数值。即使输入信号并没有快速地变化,多路转换信号也会快速改变,因此位于多工器之后的任何电路都必须对这些转换做出快速响应。例如,倘若输出信号在读取下一个通道之前未完全稳定至目标准确度,则某个给定通道的测量值会取决于前一个通道的数值,这相当于通道至通道串扰。 由于多工器的导通电阻不是零,因此常常需要采用一个运放来缓冲输出。图1示出了一款多路转换的电路,其在MUX之前给每个通道布设一个运放,而在MUX之后则安置一个共享运放。这里我们考虑的是下游共享运放的性能。 图1:多路转换的系统。位于输入端的LT6011缓冲器具有高输入阻抗。位于MUX之后的LT6020能在MUX改变通道时快速转换。LT6020特殊的输入电路可避免在MUX输入端上出现电压毛刺 具有低功耗的运放之速度往往很慢。特别地,运放的摆率通常与运放的电源电流紧密相关。这是因为可用于给内部电容器充电的电流占运放总电源电流的一个固定比例。 另一方面,LT6020运放的摆率要比您依据其低电源电流所预计的高得多。该器件实现这一非凡功能的方法是根据输入阶跃的大小来调节摆率,因此大输入阶跃和小输入阶跃的处理速度一样快。 图2a和2b比较了LT6020和一款具有相似功耗的传统运放对于瞬态阶跃响应的影响。对于传统的运放,大信号响应比小信号响应慢得多。然而LT6020对一个10V阶跃和一个±200mV阶跃的响应一样干净。由于具有这种快速转换和迅速稳定至一个新数值的能力,加上仍然仅吸收100μA的电源电流,因而使得LT6020成为布设在多工器之后的缓冲器之上佳选择。 图2a:对于小的输出信号,LT6020的运作情况与具有相同功率级别的其他运放相似。响应受增益带宽的支配。 图2b:对于大的输出信号,与功率级别相似的其他运放相比,LT6020维持了信号保真度。响应受摆率的支配。 图3a:一旦控制信号(上方扫迹)改变MUX通道,LT6020输出(下方扫迹)将从前一个通道上的电压转换至下一个通道。中间的扫迹显示的是至多工器的输入,其几乎没有电压毛刺。 图3b:与图3a相同的配置,但是在多工器之后布设了一个传统运放(LT6011)。至多工器之输入上的信号(中间扫迹)表明:由于有电流流过多工器并进入运放的保护二极管,因此出现了明显的毛刺。 避免毛刺 即使安放在多工器之后的运放足够快,但还有另一个重要细节常常被忽视。大多数高精度运放都具有跨接在输入级两端的内部保护二极管,旨在避免给输入级上敏感的双极晶体管施加反向偏置。当多工器从一个通道切换至下一个通道时,一个终端上的输入电压快速改变,而输出(因此包括反馈节点)则尚未改变。这将导致一个大的电流尖峰流过内部保护二极管。这个电流来自哪里呢?其一定来自于连接至多工器之输入的电路。如果该电路为高阻抗,或者速度缓慢,那么此电流尖峰将引起一个电压毛刺。系统的输出随后将试图跟随该输入电压毛刺,所以直到此电压毛刺自行化解之后输出才能准确地稳定。 LT6020运放提供了一款针对该问题的独特解决方案。其输入器件不仅非常准确,而且具备足够的坚固性以容许超过5V的反向偏置。于是,负责保护输入的是一对背对背齐纳二极管,而不是内部保护二极管。因此,对于5V或以下的输入阶跃,不会出现电流尖峰。如图3a和3b所示,LT6020运放在传感器的输出上几乎未引起电压毛刺,而传统的高精度运放(以LT6011为例)则会引起一个大的电压毛刺。 结论 把高精度信号正确地多路复用为一个输出信号需要谨慎地关注细节。LT6020利用一组独特的特性简化了多路复用解决方案的设计。例如,其摆率与处于这种低电源电流水平的其他运放相比要快得多,从而使之能够对通道变化做出快速响应。另外,其独特的输入保护方案还可避免出现电流尖峰,而当采用传统的高精度运放时,这种电流尖峰将在通道切换期间引起上游干扰。
  • 热度 1
    2015-2-27 12:29
    276 次阅读|
    1 个评论
    模拟设计师在设计放大器时花了很多功夫才使放大器能稳定工作,但在实际应用中又有许多情况会使这些放大器发生振荡。有许多种负载会使它们啸叫。没有正确设计的反馈网络可能导致它们不稳定。电源旁路电容不足也可能让它们不安分。最后,输入和输出自己可能振荡成单端口系统。本文将讨论引起振荡的一些常见原因以及相应的对策。 一些基本原理 图1a显示了一个非轨到轨放大器的框图。输入端控制g m 模块,g m 模块再驱动增益节点,最后经缓冲输出。补偿电容C c 是主要的频率响应元件。如果有接地引脚的话,C c 回路应该接到地。然而一般运放没有地,电容电流只能返回到一个或两个电源端。 图1a:典型的非轨到轨运放拓扑。 图1b是支持轨到轨输出的最简单放大器的框图。输入g m 模块的输出电流经“电流耦合器”分成两路驱动电流到两个输出晶体管。频率响应主要取决于两个处于并联状态的C c /2电容。以上两种拓扑描述了绝大多数使用外部反馈的运放。 图1b:典型的轨到轨运放拓扑。 图1c显示了理想放大器的频率响应,虽然它们在电气结构上有所区别,但具有相似的行为。由g m 和C c 形成的单极点补偿电路提供的单位增益带宽乘积频率GBF=g m /(2p C c )。这些放大器的相位延迟从-180°降至GBF/A vol 附近的-270°,其中A vol 是开环放大器直流增益。对远高于这一低频的频率来说,相位维持在-270°。这就是有名的“主极点补偿”,其中C c 极点主导响应,并隐藏了有源电路的各种频率限制。 图1c:运放的理想化频率响应。 图2显示了LTC6268放大器的开环增益和相位响应与频率的关系。这是一款很小巧的500MHz放大器,支持轨到轨输出,并且只有3fA的偏置电流,是展示真实放大器行为的一个极好例子。主补偿电路的-90°相位延迟从大约0.1MHz开始,在约8MHz时达到-270°,但在30MHz以上将越过-270°。在实际应用中,由于额外的增益级和输出级电路,所有放大器除了基本的主补偿延迟外,都还有高频相位延迟。典型的额外相位延迟从大约GBF/10开始。 图2:LTC6268的增益和相位与频率的关系。 简言之,带反馈的稳定性关键在于环路增益和相位;或A vol 乘以反馈因子,或环路增益。如果我们在单位增益配置中连接LTC6268,那么100%的输出电压将被反馈。在非常低频率时,输出是负输入的反相,或-180°相位延迟。补偿电路通过放大器再增加-90°延迟,使得负输入到输出具有-270°的延迟。当环路相位延迟增加到±360°或它的倍数并且环路增益至少是1V/V或0dB时将产生振荡。相位余量衡量的是当增益为1V/V或0dB时相位延迟离360°有多远。图2显示在130MHz时的相位余量约有70°(10pF红色曲线)。这是一个非常健康的数字;相位余量低至35°可能都是可用的。 另外一个较少讨论的主题是增益余量,虽然它与参数一样重要。当在某些高频点相位余量为零时,如果增益至少1V/V或0dB,那么放大器就会振荡。如图2所示,当相位减至0(或360°的倍数,或图中所示的-180°)时,1GHz附近的增益约为-24dB。这是一个非常小的增益。在这个频率点不会发生振荡。在实际使用中,一般至少需要4dB的增益余量。 非完全补偿放大器(Decompensated Amplifiers) 虽然LTEC6268在单位增益时非常稳定,但有些运放却有意做的不稳定。通过设计放大器补偿电路,使之只在更高闭环增益时才稳定,这样的设计权衡与单位增益补偿方法相比可以提供更高的压摆率、更宽的GBF和更低的输入噪声。图3显示了LT6230-10的开环增益和相位。该放大器主要用于反馈增益为10或更高的场合,因此反馈网络将至少衰减输出信号10倍。在使用这种反馈网络的条件下,我们寻找开环增益为10V/V或20dB时的频率,发现在50MHz时的相位余量为58°(±5V电源)。在单位增益时,相位余量只有0°左右,而且放大器会振荡。 图3:LT6230-10增益和相位与频率的关系。 观察发现,当闭环增益比最小稳定增益更高时,所有的放大器都将更加稳定。即使1.5的增益也会使单位增益稳定的放大器变得更加稳定得多。 【分页导航】 第1页: 一些基本原理 第2页: 反馈网络 第3页: 负载问题 第4页: 电源旁路电容 《电子技术设计》网站版权所有,谢绝转载 反馈网络 就这个话题而言,反馈网络本身也可能引起振荡。注意图4中我们放了一个寄生电容与反馈分压电阻并联在一起。这是不可避免的。电路板上每个元件的每个端子都有约0.5pF的电容到地,而且还有走线的电容。在实际应用中,节点至少有2pF的电容,每英寸走线的电容大约也是2pF。因此很容易积累起5pF的寄生电容。考虑LTC6268提供+2的增益。为了节省功耗,我们将R f 和R g 值设为相当高的10kW。当C par = 4pF时,这个反馈网络在1/(2p*R f ||R g *C par )或8MHz处有一个极点。 图4:加载反馈网络的寄生电容。 利用反馈网络相位延迟为–atan(f/8MHz)这个事实,我们可以估计环路360°延迟将发生在约35MHz时,此时放大器的延迟为-261°,反馈网络延迟为-79°。在这个相位和频率点,放大器仍有22dB的增益,而分压电阻增益是 = 0.1114 or -19dB。放大器的22dB增益乘上反馈网络-19dB增益可以得出在0°相位处的环路增益为+3dB,电路会发生振荡。因此必须减小与寄生电容一起发生作用的反馈电阻值,使反馈极点远离环路的单位增益频率。极点与GBF比值最好6倍以上。 运放输入本身可能呈很大的容性,模拟C par 。特别是低噪声和低Vos放大器具有大的输入晶体管,其输入电容比其它放大器都要大,会加载它们的反馈网络。你需要查阅数据手册,看看与C par 并联的电容还有多大。幸运的是,LT6268只有0.45pF,对这种低噪声放大器来说这是一个很小的值。带寄生参数的电路可以用运行在免费的LTspice 上面的凌力尔特宏模型进行仿真。 图5显示了使分压电阻更能容忍电容的方法。图5a显示了加入R in 后的同相放大器电路。假设Vin是一个低阻源(in ),R in 将有效地衰减反馈信号而不改变闭环增益。R in 还将降低分压器阻抗,提高反馈极点频率,并有望超过GBF。环路带宽将被R in 减小,输入偏移和噪声则被R in 放大。 图5a:减小C par 效应的方法;增加了R in 的同相放大器电路。 图5b显示了反相配置。R g 同样执行环路衰减同时又不改变闭环增益。在这种情况下,输入阻抗不会因“R g ”而改变,但噪声、偏移和带宽会变糟。 图5b:减小Cpar效应的方法;反相配置。 图5c显示了补偿同相放大器中C par 的优选方法。如果我们设置C f * R f = C par * R g ,我们就有一个“经过补偿的衰减器”,反馈分压器也就在所有频率点都有相同的衰减,从而解决了C par 问题。产品的失配将在放大器的通带中造成“突起”,在响应中造成“骨架”,也即低频响应是平坦的,但改变到了围绕f = 1/2p* C par * R g 的另一个平台。图5d显示了用于反相放大器的C par 等效补偿电路。需要分析频率响应,找出正确的C f ,而放大器带宽就是分析的一个部分。 图5c:减小C par 效应的方法;补偿同相放大器中C par 的优选方法。 图5d:减小C par 效应的方法;针对反相放大器的等效C par 补偿电路。 这里顺序列出了对电流反馈放大器(CFA)的一些评论。如果图5a中的放大器是CFA,那么“R in ”对修改频率响应没有多大作用,因为负输入具有很小的阻抗,是正输入的完全拷贝。噪声则有些变差,而且会发生额外的负输入偏置电流V os / R in 。同样,图5b所示电路的频率响应不会被“R g ”改变。反相输入不只是一个虚拟地,它到地有一个真正很低的阻抗,并且已经容忍C par (仅反相模式!)。直流误差类似于图5a所示误差。图5c和5d是电压输入运放的首选,只是CFA不能容忍直接反馈电容而不发生振荡。 【分页导航】 第1页: 一些基本原理 第2页: 反馈网络 第3页: 负载问题 第4页: 电源旁路电容 《电子技术设计》网站版权所有,谢绝转载 负载问题 就像反馈电容可能侵蚀相位余量一样,它也会加载电容。图6显示了在一些增益设置条件下LTC6268输出阻抗与频率的关系。注意,单位增益输出阻抗要低于更高增益的阻抗。完整反馈允许开环增益减小放大器的固有输出阻抗。这样,图6中增益为10的输出阻抗一般要高出单位增益结果10倍。反馈衰减器会降低环路增益使之到1/10值,否则会减小闭环输出阻抗。开环输出阻抗约30W,从增益100曲线高频区的平坦部分很容易看出来。在从大约增益带频率/100到增益带宽频率的这段区域中,基本上没有足够的环路增益可减小开环输出阻抗。 图6:LTC6268在三种增益条件下输出阻抗与频率的关系。 电容负载将和开环输出阻抗一起导致相位和幅度延迟。举例来说,50pF负载和LTC6268 30Ω输出阻抗一起将在106MHz点生成另一个极点,此时输出具有-45°的相位延迟和-3dB的衰减。在这个频率点,放大器具有-295°的相位和10dB的增益。假设是单位增益反馈,那就不完全能发生振荡,因为相位没有使延迟达到±360°(在106MHz处)。然而在150MHz点,放大器有305°的延迟和5dB的增益。输出极点的相位是–atan(150MHz/106MHz) = -55°,增益是 = 0.577 或-4.8dB。乘上环路增益,可以得到360°和+0.2dB增益,再次振荡。50pF似乎是迫使LTC6268振荡的最小负载电容。 防止负载电容造成振荡的最常见方法是在反馈连接之后串联一个小值电阻。10Ω到50Ω的阻值可以限制电容负载可能引起的相位延迟,并在很高速度时将放大器与低电容阻抗隔离开来。缺点包括取决于负载电阻特性的直流和低频误差,电容负载上受限的频率响应,以及如果负载电容随电压变化而变化时引起的信号失真。 由负载电容造成的振荡一般可以通过提高放大器闭环增益进行阻止。以更高的闭环增益运行放大器意味着反馈衰减器也会衰减环路相位为±360°的频率点的环路增益。举例来说,如果我们使用闭环增益为+10的LTC6268,我们可以看到放大器在40MHz时的增益为10V/V或20dB,这时的相位延迟为285°。为了激起振荡,我们需要一个输出极点,这会造成额外75°的延迟。我们可以通过使用-75° = -atan(40MHz/Fpole) → Fpole = 10.6MHz得到这个输出极点。这个极点频率来自500pF的负载电容和30pΩ的输出阻抗。 输出极点增益是 0.026。在未加载开环增益为10时,在振荡频率点的环路增益为0.26,因此这次没有发生振荡,至少没有发生由简单输出极点造成的振荡。这样,我们就通过提高闭环增益将可以忍受的负载电容从50pF增加到了500pF。 未端接的传输线也是很不好的负载,因为它们呈现疯狂地随频率重复的阻抗和相位变化(见图7中未端接9英寸电缆的阻抗)。如果放大器可以在一个低频谐振点安全地驱动电缆,那么随着自己相位余量的减少,它就很可能在某个更高的频率点振荡。如果电缆必须无端接,那么与输出串联的“后匹配”电阻可以隔离电缆的基本阻抗变化。另外,即使来自电缆未端接末端的瞬时反射返回放大器,后匹配电阻如果其值匹配电缆特征阻抗的话也能正确地吸收这个能量。如果后匹配电阻不匹配电缆阻抗,一些能量将从放大器和终端反射回未端接末端。当能量到达末端时,又会再次高效地返回放大器,因此就有了一连串来回反弹的脉冲,只是每反弹一次都会有所减弱。 图7:未端接同轴电缆的阻抗和相位。 图8显示了一个更加完整的输出阻抗模型。其中Rout项与LTC6268中讨论的一样是30Ω,并且我们还增加了L out 这一项。这是物理电感和电气等效电感组合成的一个项。物理封装、绑定线和外部电感可增加5至15nH,封装越小电感量也越小。另外,对任何放大器来说都有一个电气上产生的20-70nH范围的电感,特别是采用双极性器件。输出晶体管的寄生基极电阻被器件的有限Ft转换为了电感。 图8:放大器输出阻抗的电感部分。 危险在于L out 可能与CL发生相互作用并形成一个串联谐振调谐电路,该电路的阻抗可能跌至环路和潜在振荡之内没有更多相位延迟的话Rout将无法驱动的水平。例如,设L out = 60nH和CL = 50pF。谐振频率是 92MHz,完全在LTC6268的通带内。这种串联谐振电路会有效地加载谐振点的输出,极大地改变谐振点附近的环路相位。遗憾的是,L out 在放大器数据手册中一般不会提到,但有时可以在开环输出阻抗图中看到它的影响。一般来说,这种影响对于带宽在50MHz以下的放大器来说不是很重要。 图9显示了一种解决方案。R snub 和C snub 形成所谓的“阻尼器”,它的目标是降低谐振电路的Q值,以便放大器输出端不会形成很低的谐振阻抗。R snub 一般在谐振点的C L 电抗处取值,在本例中为-j35Ω,以便将输出谐振电路的Q值拉低至1左右。C snub 经调整要在输出谐振频率点完全插入R snub ,也就是C snub 的电抗成份snub =10* C L 很实用。C snub 可在中低频时特别是直流时卸载放大器。如果C snub 非常大,那么放大器在中频或低频时将因R snub 而加重负载,增益精度、闭环带宽和失真可能变差。不管怎样,只需少量调整,这个阻尼器对改进电抗负载而言就是非常有用的,但它必须凭经验进行调整。 图9:使用输出阻尼器。 电流反馈放大器的负输入实际上是一个缓冲器输出,也会有图8所示的串联特性。因此它自己就可能在C par 的作用下振荡,就像输出端一样。应设法减小C par 和任何相关的电感。遗憾的是,负输入端的阻尼器会修改闭环增益与频率的关系,因此不是很有用。 【分页导航】 第1页: 一些基本原理 第2页: 反馈网络 第3页: 负载问题 第4页: 电源旁路电容 《电子技术设计》网站版权所有,谢绝转载 奇怪的阻抗 许多放大器在高频时都呈现出输入阻抗怪事。两个输入晶体管串联的放大器更是如此,就像达林顿管那样。许多放大器的输入端都有一个npn/pnp晶体管对,其频率方面的行为与达林顿管非常相似。在远大于GBF的频率点,输入阻抗的实数部分会变负值。电抗性源阻抗将与输入电容和电路板电容一起谐振,而负的实数分量将加剧振荡。当从未端接电缆驱动时,这也可以允许在许多重复性的频率点振荡。如果输入端不可避免使用长电感线,可以用一连串吸能电阻分段,或在放大器输入脚安装一个中等阻抗的阻尼器(约300Ω)。 电源 需要考虑的最后一个振荡源是电源旁路电容。图10显示了一部分输出电路。Lvs+和Lvs-是封装、IC绑定线、旁路电容物理长度(跟任何导体一样也是电感性质)以及电路板走线电感串联起来的必不可少的电感。另外包含在内的还有将局部旁路电容与电源总线余下部分(如果不是电源层的话)连接在一起的外部电感。虽然3-10nH看起来不多,但在200MHz时也有3.8到j12Ω。如果输出晶体管传导的是大的高频输出电流,那么在电源电感上将产生压降。 图10:电源旁路电容细节。 放大器的其余部分需要安静无干扰的电源,因为一定频率之上它就不能抑制电源了。在图11中我们可以看到LTC6268在不同频率处的电源抑制比(PSRR)。因为补偿电容与所有没有接地引脚的运放中的电源有关,它们会将电源噪声耦合进放大器,g m 必须能够消除这个噪声。由于补偿的原因,PSRR可以减小1/f,过了130MHz后电源抑制实际上变成了增益。 图11:LTC6268电源抑制比与频率的关系。 由于在200MHz时PSRR表现为增益,输出电流会干扰LV电感内的电源电压,并通过PSRR放大变成强大的放大器信号,进而驱动输出电流,形成内部供电信号等,并致使放大器振荡。这是为何所有放大器电源必须仔细用低电感走线和元件旁路的原因。另外,电源旁路电容必须比任何负载电容大得多。 如果我们考虑500MHz左右的频率,那么3-10nH将变成j9.4Ω至j31.4Ω。这么高的值足够让输出晶体管独自在其电感和IC元件电容内振荡,特别是在晶体管g m 和带宽增加形成更大输出电流时。由于今天的半导体制造工艺采用的晶体管带宽非常高,所以需要特别注意,至少在大输出电流时。 本文小结 总之,设计师需要考虑与每个运放端子以及负载自然特性相关的寄生电容和电感。通常所设计的放大器在标称环境中是非常稳定的,但每种应用需要自己去分析。 【分页导航】 第1页: 一些基本原理 第2页: 反馈网络 第3页: 负载问题 第4页: 电源旁路电容 《电子技术设计》网站版权所有,谢绝转载
  • 2014-7-18 10:22
    1633 次阅读|
    0 个评论
    运算放大器是由晶体管组成,最早用作模拟计算机的基本构建单元,完成加、减、乘、除等 运算,所以称为运算放大器,简称“运放”。现在常用的运算放大器都是集成电路,集成运 放已有40 多年的历史,是型号最多也是最常使用的一类模拟集成电路,应用广泛。
  • 2012-8-2 08:37
    1143 次阅读|
    0 个评论
            需要可变上升沿、下降沿斜率的三角波发生器,就用运放设计了一个。用了个负阻电流源给电容充电的变形电路,用固定增益的仪表放大器做恒流检测。自以为高明的用仪表放大器做恒流检测,避免了普通减法器的低输入阻抗和CMMR不高的问题。         结果上电一测试却无法正常工作。上升沿、下降沿斜率需要分别设置,用了模拟开关做充电放电切换。为了避免同时接通充电放电电路,需要做防交叉导通电路。中间那个短暂的充电放电都不通的时间段就成了麻烦的根源。电流检测电阻上的电压变成了零,闭环被打断,所有基于运放闭环反馈的电路都进入换乱状态。         就因为充电放电的电流控制是通过运放闭环完成的,而这个电路却把反馈环路切换来切换去,中间还加了个断开状态。犯了负反馈的大忌。         换个思路,其实控制充电放电电流大可不必这么麻烦。用三极管的镜像电流源加射级放大器即可轻松解决问题。模拟开关控制切换镜像电流源给电容充放电。射级放大器当作简单的压控电流源驱动镜像电流源。恒流控制不再依赖闭环负反馈,问题解决。           运放虽好却不能滥用。活用三极管电路可以删繁就简。
相关资源
  • 所需E币: 2
    时间: 2019-5-25 22:09
    大小: 0B
    上传者: Elearch
    一般运放的datasheet中会列出众多的运放参数,有些易于理解,我们常关注,有些 可能会被忽略了。在接下来的一些主题里,将对每一个参数进行详细的说明和分析。力求 在原理和对应用的影响上把运放参数阐述清楚。
广告