tag 标签: fpga

相关帖子
相关博文
  • 2017-6-6 22:06
    2060 次阅读|
    0 个评论
    序言: 从事芯片(或者ASIC或者FPGA)相关的学习和开发已经2-3年了,如果算上本科和研究生的学习阶段,这个数字已经多到两只手数不过来。现在回过头来想想还挺可怕的,可怕的是我竟然选择了一项看起来索然无味的事情坚持了那么久,在我的印象中,大概只有眼保健操是我从初一一直坚持到现在的事情吧,没想到,现在的生活中又多了一件,是可喜还是可贺呢?不知道,其实也不想知道,就像一句老话说的那样,“路漫漫其修远兮,吾将上下而求索”。 很多人都觉得从事芯片开发或者软件开发是一件很苦逼的事情,确实事实多半如很多人感觉。因为这项工作有时加班到要死,很多从事这项工作的人员身体状态差到要命。换做任何一个外人可能都会觉得这项工作很苦逼吧,也难怪很多人喜欢调侃或者直述程序员的状态是“钱多,人傻,死的早”。业界有一张很有名的照片,我想很多人都应该看过吧,不知道你们看过是什么感觉,我反正是大笑了,然后感觉很心酸。大笑的原因是感觉太形象了,心酸的原因是你们为什么一下子就戳中了我的痛处。 芯片设计行业确实有很多它的不是,但是没有这个行业,没有在这个行业里兢兢业业奋斗的工作人员,人类文明,科技的进步不可能达到现在的情景。你也不可能用到这么便宜的智能手机,平板,汽车电子。事实上,芯片行业的竞争已经异常的激烈,很多的成本已经被压缩到不可能压缩的地步了,很多的利润已经达到了微薄,甚至亏本的程度了。所以有时我会和同事或者同学调侃,房地产行业或者中国的其他行业要是能像这样竞争就好了,或许很多人就不用这么劳累了。 我在这个这个行业呆了这么久,其实也早就萌生想写点什么的冲动了,迟迟未动笔的原因也有许多,一方面自己的经验积累还远远不够,很难写出与众不同的东西,很难让人从我写的内容中获取真正的知识;另一方面,真正踏入社会后,你的时间很多时候并不随你的意愿支配,你会忙工作,忙家庭,忙学习。不过庆幸的事情是,这些年来我还是做了蛮多的积累,也许还没到厚积薄发的程度,但是希望能够抛砖引玉,为后来者提供一点讯息和信息,为稍感迷茫的人指点道路。 后续,我会分节段发布我这些年来的一些积累,有心得感悟,有干货知识,这些都是平常记录。大致会分如下几个大的章节,其中每个大的章节会分若干个小章节: 一、时钟篇 时钟序言 跨时钟域 如何处理跨时钟域1 跨时钟域处理之握手机制 跨时钟域异步FIFO 跨时钟域处理注意事项 时钟切换电路及其注意事项 二、总线篇 SOC 总线-AXI- AHB-AVALON AVALON总线介绍 三、外设篇 四、片上系统 五、综合及时序分析 六、后端流程 七、软件测试 大抵如此,希望大家积极提出意见,指正错误,望与君共勉,共同进步!
  • 热度 1
    2015-12-18 11:06
    670 次阅读|
    1 个评论
            学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示例程序是已知工作正常的。这一点对于我们初次接触一门语言、一套EDA工具、一种开发方法、一种接口协议时,有效地克服畏难情绪,避免小挫折,保持斗志,是至关重要的。         (事物都有其两面性,示例程序在提供一个可靠的起点的同时,也会对我们产生干扰和迷惑。由于示例程序往往在功能上很完整,如果我们没有一个明确的修改目标和计划,很容易在获得跑通示例的满足感后缺乏继续改进的动力,也可能会产生针对一个几近完美的工程无从下手的困惑。)         接下来,我们就从学习ECP5 Versa板自带的示例程序入手,针对我们敏捷开发的目标,分析该如何重用其设计和代码,逐步添加我们需要的功能,增量式构建我们的工程。 可获得的资源。逐个分析,确定目标。 用我们自己写的脚本和版本控制工具把示例工程管理起来。控制就是你可以大胆修改而不用担心修改后出错。 对非核心功能和已完成功能没有顾虑,才能专注于当前sprint的目标。如何做到没有顾虑,这是渐进式敏捷开发需要解决的核心问题。示例程序、IP、标准接口,这些都是可靠的基石。  
  • 热度 4
    2015-11-3 16:46
    1200 次阅读|
    4 个评论
        既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/1000Mbps三速以太网接口的FPGA开发板上。     为了能让更多的小伙伴有动手实践的机会,开发板选取的首要原则是价格便宜。     市面上符合这个虚拟项目对接口需求的开发板很多,但是包含PCIe接口的开发板往往都定位在高端市场,价格在几千元到上万元,采用的FPGA芯片也都是高成本高性能的。在最初计划这个项目时,市场上出现了以Cyclone IV GX、ECP3、Spartan 6为代表的低成本中等性能,集成了Gbps Serdes的FPGA芯片。     当时我选取了骏龙出售的一款基于Cyclone IV GX的EasyGX开发板,板上具有千兆网口和PCIe接口,板子的价格是199美金,到手价1650人民币。由于我对Altera的工具比较熟悉,在这块板子上很快地完成了千兆以太网接口的开发、PCIe接口调试工具的开发和PCIe RAM Disk原型的开发。       EasyGX是两年前出品的板子。在过去的两年中,Altera和Xilinx都致力于SoC FPGA的市场宣传和推广,没有推出更多的搭载中端FPGA器件的PCIe接口开发板。而Lattice在这两年中成功地推出了数款面向中低端市场的低成本、低功耗、小体积的FPGA器件,其中端PCIe接口开发板从ECP3系列升级到了ECP5系列,而且一直保持着市场最低的价格:99美金。 Lattice Semiconductor Enables Rapid Prototyping of Smart Connectivity Designs with ECP5 Versa Development Kit       10月20日,我在淘宝上下单购买了Lattice最新的基于ECP5的LFE5UM-45F-VERSA-EVN开发板。一周后开发板就送到了,到手价816人民币。这块PCIe接口开发板与EasyGX相比,价格是其一半,资源是其两倍,还有两个千兆以太网接口,可以说性价比达到了EasyGX的四倍。在这块开发板上进行我们的虚拟项目开发可以扩展更多的功能。     FPGA开源项目需要做到与目标器件无关,这样才能得到更多人的使用和参与。如何从一个厂商的芯片和工具迁移到另一个厂商,把一个FPGA工程做成与目标器件无关,会成为“敏捷实践”的一个重要主题。
  • 热度 6
    2015-10-22 12:41
    846 次阅读|
    6 个评论
        虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT: RSPwFPGAs BookIntro v2.pdf       再转一篇e-Mail:       很高兴能认识两位技术专家,并得到你们的帮助。       我使用Altera的芯片和工具已经有10多年了,对其工具的易用性感受很深。在工作中,我自己写了一些用于仿真、调试的工具,也结合实际,把一些软件开发中常用的配置管理工具引入到了FPGA产品开发中。在我的第一份工作中,我就已经开始使用版本管理工具和迭代式开发方法,我们那时候叫“小步快跑”。从工具角度看,版本管理、回归测试、自动化脚本是敏捷开发必不可少的要素;从开发方法看,迭代式开发、提早集成、每日发布、及时反馈和重构是敏捷开发的精髓。这些从软件工程中得来的工具和方法,也适用于FPGA开发,毕竟FPGA开发离不开编码,而且芯片本身也是可编程和可重构的。然而,工具和方法都是形式上的。敏捷开发真正的难点在于“落地”,也就是结合工程开发的具体情况,调整工具和方法的使用,使其服务于具体的工程开发实践。把形式上的敏捷,转变成本质上的敏捷。       我们要做的这本书,就是要结合一个具体的工程,把敏捷开发的方法和工具,“落地”到FPGA开发中,有针对性地解决一些FPGA开发者经常遇到的“痛点”。     工程的选取,我现在的想法是在EasyGX上,开发一个兼容Intel 82574L的PCIe千兆网卡。通过这个工程,读者可以掌握SG-DMA PCIe接口设备的开发,可以掌握RGMII以太网接口设备的开发,并打通从Linux OS到互联网/云的数据通路。在此基础上,可以进一步扩展线速度网络协议卸载(我之前做过UDP协议卸载的产品,TCP协议卸载的原型,IEEE1588的硬件辅助实现),OpenCL异构计算(EasyGX的板上资源是否能够支持,还有待考证),以及PCIe存储协议接口(我正在做的一个开源项目)。       工程中涉及到的知识点有:芯片底层IO特殊功能的使用、Serdes的使用和调试、PCIe IP Core的使用、Qsys层次化架构的使用、 DMA的设计和使用、一个最小功能以太网MAC的开发、仿真模型的设计和使用、C和System Verilog联合仿真接口的设计和使用。     工程中涉及到的工具有:Qsys、多个基于Virtual JTAG的调试工具、Quartus Tcl脚本、Modelsim Tcl脚本 、TimeQuest时序约束和分析 、GIT版本管理工具。     工程中涉及到的方法有:FPGA工程的版本管理方法、FPGA工程的自动化发布方法、FPGA工程的回归测试的方法、FPGA迭代式开发方法。       全书的篇章按照迭代式开发的方法,从骏龙提供的PCIe DMA参考设计出发,每一章扩展开发一部分功能,引入一部分工具和方法。每一章自成体系,具备一个迭代周期的全部内容:需求分析、目标分解、任务实施、回顾反思、下一阶段计划。         以上是我对这本书的一些计划和想法。 邮件中提到的(3)和(4)超出了我的能力。我们可以考虑请另外一位作者加入或者另起一本书来做。 关于本书涉及的一些素材,可以参考我放在开源代码中的几个工程和附件中的PPT。   Hardware Assisted IEEE 1588 IP Core: http://opencores.org/project,ha1588 Bus Transaction Monitor with JTAG: http://opencores.org/project,bustap-jtag EasyGX-Qsys-PCIe-Study: https://git.oschina.net/riple/EasyGX-Qsys-PCIe-Study       谨以此文作为本系列文章的开篇。    
  • 热度 1
    2012-11-7 10:58
    982 次阅读|
    0 个评论
    Altera公司 (NASDAQ: ALTR)今天宣布,提供FPGA业界的第一款用于 OpenCL ™ 的软件开发套件(SDK) (开放计算语言) 的软件开发套件,它结合了FPGA强大的并行体系结构以及OpenCL并行编程模型。利用这一SDK,熟悉C语言的系统开发人员和编程人员能够迅速方便的在高级语言环境中开发高性能、高功效、基于FPGA的应用。Altera面向OpenCL的SDK使得FPGA能够与主处理器协同工作,加速并行计算,而功耗远远小于硬件方案。Altera将在 SuperComputing 2012 430号展位演示面向FPGA的OpenCL的性能和效能优势。 Altera公司产品和企业市场副总裁Vince Hu评论说:“业界提高系统性能的方法在不断发展,从提高单核CPU的性能,到使用多核CPU,直至使用并行处理器阵列等。在这一趋势下,我们发展到今天的现代FPGA,这种精细粒度、功能强大的并行数字逻辑阵列体系结构支持并行计算。我们面向OpenCL的SDK支持客户方便的采用FPGA,充分发挥所提供器件的性能和效能优势。” Altera面向OpenCL的SDK设计流程 OpenCL是一种免版税的开放标准,适用于跨平台硬件加速器并行编程,包括,CPU、GPGPU和FPGA等。Altera面向OpenCL的SDK为硬件和软件开发提供统一的高级设计流程,自动完成典型硬件设计语言(HDL)流程大量耗时的任务。OpenCL工具流自动将OpenCL内核功能转换为定制FPGA硬件加速器,增加接口IP,构建互联逻辑,生成FPGA编程文件。SDK包括链接OpenCL API的库,调用运行在CPU上的主程序。通过自动处理这些步骤,设计人员能够将开发精力集中在算法定义和迭代上,而不是设计硬件。 发挥OpenCL代码的可移植性优势,随着应用需求的发展,用户能够将其设计移植到不同的FPGA或者SoC FPGA上。采用SoC FPGA,CPU主机嵌入到FPGA中,提供了单芯片解决方案,与使用两个单独的器件相比,显著提高了CPU主机和FPGA之间的带宽,减小了延时。 使用FPGA提高异构平台的并行处理能力 Altera面向OpenCL的SDK支持编程人员充分发挥FPGA强大的并行、精细粒度体系结构优势,加速并行计算。CPU和GPGPU的并行线程是在内核阵列上执行的,与此不同,FPGA可以把内核功能传送到专用深度流水线硬件电路中,它使用了流水线并行处理概念,在本质上就是多线程的。这些流水线的每一条都可以复制多次,支持多个线程并行执行,提供更强的并行处理功能。与其他的硬件实现方案相比,结果是基于FPGA的解决方案每瓦性能提高了5倍以上。 Altera与多个电路板合作伙伴合作,为客户提供COTS电路板解决方案。目前,BittWare和Nallatech的电路板设计支持Altera OpenCL。今后发布的SDK还将支持更多的第三方电路板。 Altera进行了各种基准测试,表明,在FPGA开发中使用OpenCL工作台,能够大幅度提高效能和性能以及功效。在早期基准测试基础上,并且在各种市场上与客户合作,在视频处理应用中使用SDK的客户与在金融应用中使用CPU的另一客户相比,能够节省数月的开发时间,而且性能提高了9倍。
相关资源
  • 所需E币: 3
    时间: 2019-9-2 15:24
    大小: 0B
    上传者: 我是真理
    这一系列全面、系统地介绍了FPGA系统设计涉及的各种软硬件技术,尤其详细介绍了FPGA硬件电路设计的技术细节。全部实例来自于工程实践和实际产品,可直接在FPGA硬件平台上运行。介绍了Altera公司和Xilinx公司的开发软件,同时提供QuartusII和ISE两个版本的典型实例。
  • 所需E币: 1
    时间: 2019-9-2 17:00
    大小: 0B
    上传者: sense1999
    图像处理系统设计注意点: 1.将算法开发和FPGA实现分离 用软件的图像处理环境可以使用大批量的图像样本进行测试及调试算法,再将算法映射到硬件上, 这样大大节省了硬件调试周期。 2.算法的精度 图像处理的算法中,大部分需要采用浮点数运算,而浮点数运算再FPGA中是非常不划算的,因此需 要转换成定点数计算,此时会设计到浮点运算转定点运算时精度下降的问题。 3.软件和硬件的合理划分 这里的软件是指DSP,CPU,硬件是指FPGA;一般 结构规则 计算量大的操作如sobel算子 均值滤波 可以采用硬件进行,不规则的动态可变长度循环的底层算法由软件进行;
  • 所需E币: 1
    时间: 2019-9-2 17:03
    大小: 0B
    上传者: sense1999
    利用 FPGA 实现大型设计时,可能需要 FPGA 具有以多个时钟运行的多重数据通路,这种 多时钟 FPGA 设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟 设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何 进行布线,本文将对这些设计策略深入阐述。
  • 所需E币: 5
    时间: 2019-8-13 22:09
    大小: 0B
    上传者: 我是真理
    教程使用Xilinx大学合作伙伴铱元素的ego1型开发板,可更换为自己手中的开发板,适合零基础入门,一步一步教你使用vivado进行开发。(本文档为铱元素培训课程所发文档)
  • 所需E币: 2
    时间: 2019-8-13 16:21
    大小: 0B
    上传者: 我是真理
    Verilog入门必备书籍,夏宇闻老师经典著作
  • 所需E币: 2
    时间: 2019-8-13 16:21
    大小: 0B
    上传者: 我是真理
    本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法,并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证,而不仅仅讲解语法。全书从基本概念讲起,并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。 本书适合电子、计算机、自动控制等专业的学习数字电路设计的大学本科高年级学生阅读,也适合数字系统设计工程师和已具有多年Verilog设计工作经验的资深工程师参考。
  • 所需E币: 1
    时间: 2019-8-1 17:03
    大小: 0B
    在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。
  • 所需E币: 0
    时间: 2019-8-1 17:04
    大小: 0B
    性能分析和早期的架构探索研究,可以确保你选择合适的FPGA平台,在结构和软件方面实现应用的最佳划分分配。这种早期探索称为快速可视原型。借助在图形化环境中使用预组建、参数化的建模库及快速开发的模型,Mirabilis Design的VisualSim软件模拟FPGA和电路板。这些库模型代表Xilinx® FPGA中可以获得的元件,包括PowerPC™、MicroBlaze™和PicoBlaze™处理器、CoreConnect、DMA、中断控制器、DDR、块RAM、LUT、DSP48E; 逻辑运算符和结构器件。将这些元件连接起来,就能描述一个给定的Xilinx Virtex平台;并模拟不同的工作状态如通信量、用户行为和操作环境。
  • 所需E币: 1
    时间: 2019-7-29 16:15
    大小: 0B
    《FPGA权威指南(英文版)》英语不好的,就算了
  • 所需E币: 0
    时间: 2019-7-29 16:19
    大小: 0B
    27个FPGA实例源代码,又需要就下载去,用起来学习学习吧
  • 所需E币: 1
    时间: 2019-7-29 16:20
    大小: 0B
    1、查找表LUT和编程方式 第一部分: 查找表LUT FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件门电路有限的缺点。 由于FPGA需要被反复烧写,它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成,而只能采用一种易于反复配置的结构。查找表可以很好 地满足这一要求,目前主流FPGA都采用了基于SRAM工艺的查找表结构,也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结 构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。 根据数字电路的基本知识可以知道,对于一个n输入的逻辑运算,不管是与或非运算还是异或运算等等,最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元,就相当于实现了与非门电路的功能。FPGA的原理也是如此,它通过烧写文件去配置查找表的内容,从而在相同的电路情况下实现了不同的逻辑功能。 查找表(Look-Up-Table)简称为LUT,LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT,所以每一个LUT可以看成一个有 4位地址线的 的RAM。 当用户通过原理图或HDL语言描述了一个逻辑电路以后,PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果,并把真值表(即结果)事先写入 RAM,这样,每输入一个信号进行逻辑运算就等于输入一个地址进行查表,找出地址对应的内容,然后输出即可。 下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。 例1-1:给出一个使用LUT实现4输入与门电路的真值表。
  • 所需E币: 0
    时间: 2019-7-29 16:20
    大小: 0B
    摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水
  • 所需E币: 0
    时间: 2019-7-29 16:34
    大小: 0B
    好资料,欢迎下载,手把手教你FPGA与RT以及Host端通信
  • 所需E币: 0
    时间: 2019-7-25 11:33
    大小: 0B
    《十分钟学会Xilinx_FPGA_应用》 简介:这个文档主要帮助大家熟悉利用ISE进行XilinxFPGA代码开发设计流程,主要帮助初学者掌握ISE设计流程,不需要FPGA开发基础,所以对每个步骤不深入探索。
  • 所需E币: 1
    时间: 2019-7-21 17:25
    大小: 0B
    《FPGA应用开发入门与典型实例》修订版 作者:华清远见 简介:本书从FPGA历史介绍起,介绍了FPGA的家族史,和常见的FPGA厂商及各家器件的优劣,而后开始介绍FPGA的特点和应用领域,结构等。让大家对FPGA的基本知识有了一定的了解。 书中第二部分从实战出发介绍如何设计一个FPGA的最小系统,第三部分介绍了FPGA的开发环境和软件编程方法,并给出了许多实际的代码例子供大家参考。
  • 所需E币: 0
    时间: 2019-7-2 17:03
    大小: 0B
    上传者: sense1999
    从零开始走进FPGA世界,资源分享
  • 所需E币: 3
    时间: 2019-6-12 19:28
    大小: 0B
    上传者: royalark_912907664
    该书汇集了赛灵思专家团队在客户支持时所碰见的诸多实际案例,以及相对应的解决方案;还有多年总结下来的设计技巧与代码参数详解。是您学习和掌握Vivado开发套件的一本不可多得的实战指导资料。 本书通过9篇文章,总共64页的篇幅向大家详细讲解了那些在设计中非常重要、经常碰见的一些场景下Vivado的正确(高效)的使用方法。 本书目录如下: 第一章:十分钟教会你UltraFast 第二章:XDC约束技巧之时钟篇 第三章:XDC约束技巧之CDC篇 第四章:XDC约束技巧之I/O篇 (上) 第五章:XDC约束技巧之I/O篇 (下) 第六章:Tcl在Vivado中的应用 第七章:用Tcl定制Vivado设计实现流程 第八章:在Vivado中实现ECO功能 第九章:读懂用好Timing Report 赛灵思Vivado设计套件推出已经两年多了,从Vivado的早期计划开始,本文作者Ally以及她的同事们就已经投入到客户的支持与推广工作中,两年多的时间里面,Vivado不断成熟,客户也从最初的焦虑到全面接受。随着与用户更深层次的技术交流之后,Ally发现其实很多Vivado的用户并没有真正地了解Vivado的好处和优势(或者说,要么不够深入,要么有些偏差),而赛灵思提供的官方文档又动辄上百页,且多是英文,阅读学习起来颇有些难度。 正因为此,Ally开始整理和总结她以及她同事日常支持客户时候积累下来的案例与解决方案,陆续推出了《Vivado使用误区与进阶》系列博文,希望用一些简洁明快的文字和一目了然的图文叙事来把一些常见的理解误区或者他们所总结的设计方法技巧呈现出来。希望通过这样的方式让更多的Vivado用户真正体会和掌握到这一高效的设计工具的优势。
  • 所需E币: 3
    时间: 2019-6-12 20:02
    大小: 0B
    上传者: royalark_912907664
    针对宽带信号长时间连续采集的需求,提出了一种基于FPGA和多路标准固态硬盘(SSD)的嵌入式大容量大带宽数据存储系统架构及其优化实现方法。着重分析了标准SSD瞬时写入速率随机性问题,基于实测数据和数学模型提出了一种动态数据调度方法。理论推导和实际测试均表明该方法有效降低了对缓存容量的需求,并提高了系统工作的可靠性。
  • 所需E币: 3
    时间: 2019-6-7 22:12
    大小: 0B
    上传者: royalark_912907664
    针对目前塑料制品缺陷检测主要还是依靠人工检测和分拣,效率不高和生产过程自动化程度的不足,采用了一种基于FPGA的注塑制品缺陷检测的方法。通过CMOS图像传感器对注塑制品进行图像数据采集,然后利用Verilog HDL语言进行图像处理识别算法建模。下位机完成注塑制品图像数据的采集与处理,上位机完成图像的显示和工作模式的配置,上、下位机之间通过USB2.0进行数据的通信。实验证明,基于FPGA的注塑制品缺陷检测系统,检测精度高达98%以上。系统检测精度高,具有广阔的应用前景。
  • 所需E币: 3
    时间: 2019-6-7 20:03
    大小: 0B
    上传者: royalark_912907664
    云量对气候研究具有十分重要的意义,常规的观测主要以目测来实现,而复杂高精测量则通过精密的全天空成像仪实现。为了实现方便快捷的云量测量的目的,我们提出设计实现一个基于FPGA图像处理的天空云量采集显示系统。系统通过结合对CMOS面阵传感器的数据进行FPGA片内设计和NiosⅡ软核设计进行实验,得出可以实现天空云量图像的显示和测量功能的结果。经实验测量表明,该系统操作简单,运行稳定,达到设计要求。
广告