tag 标签: 硬件设计

相关帖子

没有相关内容

相关博文
经验分享:资深硬件工程师谈硬件设计
肖骁 2017-3-1 15:28
一个好的硬件工程师实际上就是一个项目经理,你需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,你需要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。” 基本知识   1) 基本设计规范   2) CPU基本知识、架构、性能及选型指导   3) MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导   4) 网络处理器的基本知识、架构、性能及选型   5) 常用总线的基本知识、性能详解   6) 各种存储器的详细性能介绍、设计要点及选型   7) Datacom、Telecom领域常用物理层接口芯片基本知识,性能、设计要点及选型   8) 常用器件选型要点与精华   9) FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导   10) VHDL和Verilog HDL   11) 网络基础   12) 国内大型通信设备公司硬件研究开发流程   2、熟练掌握并使用业界最新、最流行的专业设计工具   1) ViewDraw,PowerPCB,Cam350   2) OrCad, Allegro;AD;PADS 3)各种电路仿真工具   4) 学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、等工具;   5) FPGA设计工具,各个厂家的。 一、硬件总体设计 启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基于整个系统架构的需要,应用软件部门的功能实现需要,提高系统某方面能力的需要等等,所以作为一个硬件系统的设计者,要主动的去了解各个方面的需求,并且综合起来,提出最合适的硬件解决方案。 比如A项目的原始推动力来自于公司内部的一个高层软件小组,他们在实际当中发现原有的处理器板IP转发能力不能满足要求,从而对于系统的配置和使用都会造成很大的不便,所以他们提出了对新硬件的需求。根据这个目标,硬件方案中就针对性的选用了两个高性能网络处理器,然后还需要深入的和软件设计者交流,以确定内存大小,内部结构,对外接口和调试接口的数量及类型等等细节,比如软件人员喜欢将控制信令通路和数据通路完全分开来,这样在确定内部数据走向的时候要慎重考虑。 项目开始之初是需要召开很多的讨论会议的,应该尽量邀请所有相关部门来参与,好处有三个,第一可以充分了解大家的需要,以免在系统设计上遗漏重要的功能,第二是可以让各个部门了解这个项目的情况,提早做好时间和人员上协作的准备,第三是从感情方面讲,在设计之初各个部门就参与了进来,这个项目就变成了大家共同的一个心血结晶,会得到大家的呵护和良好合作,对完成工作是很有帮助的。 掌握硬件总体设计所必须具备的硬件设计经验与设计思路   1) 产品需求分析   2) 开发可行性分析   3) 系统方案调研   4) 总体架构,CPU选型,总线类型   5) 数据通信与电信领域主流CPU:M68k系列,   PowerPC860,PowerPC8240,8260体系结构,性能及对比   6) 总体硬件结构设计及应注意的问题   7) 通信接口类型选择   8) 任务分解   9) 最小系统设计   10) PCI总线知识与规范   11) 如何在总体设计阶段避免出现致命性错误   12) 如何合理地进行任务分解以达到事半功倍的效果?   13) 项目案例:中、低端路由器等 二. 硬件原理图设计技术   目的:通过具体的项目案例,详细进行原理图设计全部经验,设计要点与精髓揭密。   1) 电信与数据通信领域主流CPU的原理设计经验与精华   2) Intel公司PC主板的原理图设计精髓   3) 网络处理器的原理设计经验与精华   4) 总线结构原理设计经验与精华   5) 内存系统原理设计经验与精华   6) 数据通信与电信领域通用物理层接口的原理设计经验与精华   7) 电信与数据通信设备常用的WATCHDOG的原理设计经验与精华   8) 电信与数据通信设备系统带电插拔原理设计经验与精华   9) 晶振与时钟系统原理设计经验与精华   10) PCI总线的原理图设计经验与精华   11) 项目案例:中、低端路由器等 原理图设计中要注意的问题: 原理图设计中要有“拿来主义”,现在的芯片厂家一般都可以提供参考设计的原理图,所以要尽量的借助这些资源,在充分理解参考设计的基础上,做一些自己的发挥。当主要的芯片选定以后,最关键的外围设计包括了电源,时钟和芯片间的互连。 电源是保证硬件系统正常工作的基础,设计中要详细的分析:系统能够提供的电源输入;单板需要产生的电源输出;各个电源需要提供的电流大小;电源电路效率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压,要求精度在+5%- -3%之间,电流需要12A左右,根据这些要求,设计中采用5V的电源输入,利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路,精度要求决定了输出电容的ESR选择,并且为防止电流过大造成的电压跌落,加入了远端反馈的功能。 时钟电路的实现要考虑到目标电路的抖动等要求,A项目中用到了GE的PHY器件,刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz 时钟,结果GE链路上出现了丢包,后来换成简单的时钟Buffer器件就解决了丢包问题,分析起来就是内部的锁相环引入了抖动。 芯片之间的互连要保证数据的无误传输,在这方面,高速的差分信号线具有速率高,好布线,信号完整性好等特点,A项目中的多芯片间互连均采用了高速差分信号线,在调试和测试中没有出现问题。 需要熟悉各种电平标准,保证电平匹配。 三.硬件PCB图设计   目的:通过具体的项目案例,进行PCB设计全部经验揭密,使你迅速成长为优秀的硬件工程师   1) 高速CPU板PCB设计经验与精华   2) 普通PCB的设计要点与精华   3) PowerPC、ARM、MIPS、单片机的PCB设计精华   4) Intel公司PC主板的PCB设计精华   5) PC主板、工控机主板、电信设备用主板的PCB设计经验精华   6) 国内著名通信公司PCB设计规范与工作流程   7) PCB设计中生产、加工工艺的相关要求   8) 高速PCB设计中的传输线问题   9) 电信与数据通信领域主流CPU(PowerPC系列)的PCB设计经验与精华   10) 电信与数据通信领域通用物理层接口(百兆、千兆以太网,ATM等)的PCB设计经验与精华   11) 网络处理器的PCB设计经验与精华   12) PCB步线的拓扑结构极其重要性   13) PCI步线的PCB设计经验与精华   14) SDRAM、DDR SDRAM(125/133MHz)的PCB设计经验与精华   15) 项目案例:中端路由器PCB设计   PCB设计中要注意的问题:   PCB设计中要做到目的明确,对于重要的信号线要非常严格的要求布线的长度和处理地环路,而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括:电源的分割;内存的时钟线,控制线和数据线的长度要求;高速差分线的布线等等。  项目中使用内存芯片实现了1G大小的DDR memory,针对这个部分的布线是非常关键的,要考虑到控制线和地址线的拓扑分布,数据线和时钟线的长度差别控制等方面,在实现的过程中,根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求,比如同一组内的数据线长度相差不能超过多少个mil,每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了,如果设计中所有的重要布线要求都明确了,可以转换成整体的布线约束,利用CAD中的自动布线工具软件来实现PCB设计,这也是在高速PCB设计中的一个发展趋势。 四.硬件调试 目的:以具体的项目案例,传授硬件调试、测试经验与要点   1) 硬件调试等同于黑箱调试,如何快速分析、解决问题?   2) 大量调试经验的传授;   3) 如何加速硬件调试过程;   4) 如何迅速解决硬件调试问题;   5) DATACOM终端设备的CE测试要求。   当准备调试一块板的时候,一定要先认真的做好目视检查,检查在焊接的过程中是否有可见的短路和管脚搭锡等故障,检查是否有元器件型号放置错误,第一脚放置错误,漏装配等问题,然后用万用表测量各个电源到地的电阻,以检查是否有短路,这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态,遇见问题是非常正常的,要做的就是多做比较和分析,逐步的排除可能的原因,要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”,这样最后一定能调试成功。 五.软硬件联合调试   1) 如何判别是软件的错?   2) 如何与软件进行联合调试?   3) 大量的联合调试经验的传授。 总结: 现在从技术的角度来说,每个设计最终都可以做出来,但是一个项目的成功与否,不仅仅取决于技术上的实现,还与完成的时间,产品的质量,团队的配合密切相关,所以良好的团队协作,透明坦诚的项目沟通,精细周密的研发安排,充裕的物料和人员安排,这样才能保证一个项目的成功。 一个好的硬件工程师实际上就是一个项目经理,他/她需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,他/她要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,还要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试,配合测试工程师一起解决测试中发现的问题,等到产品推出到现场,如果出现问题,还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力,面对压力的调节能力,同一时间处理多个事务的协调和决断能力和良好平和的心态等等。 能力要求 还有细心和认真,因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失,比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起,PCB板制造完毕后又没有检查直接上生产线贴装,到测试的时候才发现短路问题,但是元器件已经都焊接到板上了,结果造成了几十万的损失。所以细心和认真的检查,负责任的测试,不懈的学习和积累,才能使得一个硬件设计人员持续不断的进步,而后术业有所小成。 工程开发一个重要特点就是“踩在前人的足迹”,就是通过过去几十上百年的工程实践,对于各种情况有了很多经验数据和经验方法,比如对于PCB layout来说,基本上每个公司都有自己的design guidelines/check list,这就是公司在过去很多项目中总结出来的,每一条可以说都付出了“血”的代价,这是对于板级设计来说了;对于核心芯片和器件,就更是如此了,芯片 或器件公司几十数百人历时数年搞出来的一款芯片和器件,又岂是你通过几百页datasheet可以彻底理解的。 大多数情况下,知道主要接口,参数,功能和性能就足够了,尤其是芯片/器件公司提供的design guidelines或者application notes,里面一般都是芯片/器件工程师的肺腑之言,经验之谈,一般来说没有个十年二十年工作经验的工程师是写不了这些东西的。 看起来虽然很简单,看起来像是废话,但是细细分析,结合电路定理和电磁定律,略微分析,就会发现简直字字珠玑。刚毕业的好学生(一般来说学习好,喜欢 啃难题,学习能力强,求知欲强)初干硬件设计,就会发现涉及的知识点和技术要点太多了,如果这个知识点想要理解透彻,那个知识点也要理解透彻,会发现一天 24小时根本不够用,但是对不起,公司请你过来不是让你学习的,是要干硬件设计的,过一个月就要见原理图了,你还在这捧着OrCAD手册一个命令一个命令 学习OrCAD使用技巧,研究为啥要有串行电阻呢,研究这个电容是取0.1uF还是0.01uF.。 有求知欲是好事,但是那是在工作之余,项目之余,虚心向前辈学习,尽量利用各种design guidelines,尽快完成设计工作,记录自己的知识缺点,在业余时间努力学习,理解透彻,通过设计验证/测试,加深对于知识点的了解,这才是正确的工作方法。 我在刚毕业的时候欣喜的发现传输线理论太重要了,遂花了一个月把传输线理论努力了一把,并推导了大量公式进行验证,其实总结起来就是几句话,阻抗匹 配,如果接收端阻抗大于发送端,信号会怎么样;如果小于,信号会怎么样;如果开路,会怎么样;如果短路,会怎么样,这几条基本每本信号完整性的书上都会介 绍,也不会有很复杂的数学公式推导,知道就行了,然后就是如何平衡发射端的阻抗,串行电阻,PCB阻抗,匹配阻抗等等,都是简单的数学公式。 关于硬件设计的各种技术/标准/芯片/器件都要知道,需要的时候,能够信手拈来,功能性能,参数特性,优点缺点。 快速学习的能力: 一方面,通信技术,标准,芯片更新的太快了,快到你根本来不及系统的了解它,只能通过特定的项目,需求进行了解;另一方面对于公司来说,需要做的硬件 产品也是变化很快,客户需要T1, E1, PDH, SDH,Ethernet, VoIP, Switch, Router, 没有人是什么都懂的,都需要能够结合客户的需求,选择的芯片方案进行详细了解,尤其对于接口协议和电气特性。 通信协议和标准的理解: 通信设备,顾名思义,就是用来实现多种通信协议(比如T1, E1, V.35,PDH, SDH/SONET, ATM, USB, VoIP, WiFi, Ethernet, TCP/IP,RS232等等常用协议)实现通信的设备,各种电路,PCB板,电源都是为了通信协议服务的。 通信协议一般都是由芯片实现,要么是成熟的 ASIC,要么是自己开发的FPGA/CPLD,芯片工程师或者FPGA工程师比硬件工程师跟靠近通信协议,他们需要对于通信协议理解很透彻,实现各种逻 辑上的状态机以及满足协议规定的电气参数标准。按照OSI的七层模型,硬件工程师尤其需要专注于一层物理层和二层数据链路层的协议标准,以 Ethernet距离,物理层是由PHY/transceiver芯片完成,数据链路层是由MAC/switch 芯片完成,对于从事Ethernet相关开发的硬件工程师来说,需要对于PHY和Switch芯片理解透彻,从编码方式,电气参数,眼图标准,模板,信号 频率到帧格式,转发处理逻辑,VLAN等等。 对于传统PDH/SDH/SONET设备就更是如此,PDH/SDH/SONET是更硬件的设备,就是说主要协议都是通过ASIC实现的,软件的功能 主要是管理,配置,监视,告警,性能,对于硬件工程师来说,必须要熟悉使用的相关协议和接口标准,尤其对于电气规范,眼图模板,这样在设计验证的时候才能胸有成竹。 写文档的能力: 诚如软件设计一样,好的软件设计需要好的设计文档,明确需求,实现什么功能,达到什么验收标准,随着芯片集成度的增加,接口速率的提高,单板复杂度的 提高,硬件设计也越来越复杂以及对应热稳定性,可靠性,电磁兼容,环境保护的要求,已经不是通过小米加步木。仓的游击战可以解决了,每一个硬件项目都是一 场战争,都需要好好的规划,好好的分析,这就需要好好做文档。 对于硬件工程师来说,最重要的文档有两个:一个是硬件设计规范(HDS : hardware design specification)和硬件测试报告(一般叫EVT:Engineering Validation Test report或者DVT: Design Validation Test report),对于HDS的要求是内容详实,明确,主芯片的选择/硬件初始化,CPU的选择和初始化,接口芯片的选择/初始化/管理,各芯片之间连接关 系框图(Block Diagram),DRAM类型/大小/速度,FLASH类型/大小/速度,片选,中断,GPIO的定义,复位逻辑和拓扑图,时钟/晶振选择/拓 扑,RTC的使用,内存映射(Memory map)关系, I2C器件选择/拓扑,接口器件/线序定义,LED的大小/颜色/驱动,散热片,风扇,JTAG,电源拓扑/时序/电路等等。 对于DVT来说,要求很简单也很复杂:板卡上有什么接口,芯片,主要器件,电路,就要测试什么,尤其在板卡正常工作的情况下的电源/电压/纹波/时 序,业务接口的眼图/模板,内部数据总线的信号完整性和时序(如MII, RGMII, XAUI, PCIe,PCM bus, Telecom Bus, SERDES, UART等等),CPU子系统(如时钟,复位,SDRAM/DDR,FLASH接口)。 好的硬件工程师无论是做的文档还是报道都是令人一目了然,这个硬件系统需要用什么方案和电路,最后验证测试的结果如何。内容详实,不遗漏各种接口/电路;简单名了,不说废话;图文并茂,需要的时候一个时序图,一个示波器抓图就很能说明问题了。 仪表/软件的使用能力: 仪表包括电烙铁,万用表,示波器,逻辑分析仪,误码仪,传输分析仪,以太网测试仪Smartbits/IXIA,热量计,衰减器,光功率计,射频信号 强度计等等;软件包括Office(Outlook,Word, Excel, PowerPoint, Project, Visio),PDF,常用原理图软件Pads或者OrCAD,常用PCB软件Pads或者Allegro,Allegro Viewer,电路仿真软件PSPICE,信号仿真软件HyperLynx等等。 无论仪表还是软件,在政治经济学里说都是生产工具,都是促进生产力提高的,作为硬件工程师来说,这些仪表和软件就是手中的木。仓炮,硬件工程师很大一 部分能力的体现都在与仪表和软件的使用上,尤其对于原理图软件和示波器的使用,更是十分重要,原理图软件的使用是硬件设计的具体实现,通过一个个器件的摆 放,一个个NET的连接,构成了是十分复杂的硬件逻辑软件,是整个硬件设计的核心工作,任何一个原理图上的失误和错误造成的损失都是巨大的,真是“如履薄 冰,战战兢兢”。 另外,原理图软件的使用还体现在原理图的美观上,好的设计,简单明了,注释明确,无论是谁,顺着思路就能很快搞清楚设计意图,需要特别注意之处,不好 的设计,东一个器件,西一个器件,没有逻辑,命名怪异,难以理解,日后维护起来相当麻烦;示波器在所有测试仪表之中,对于硬件工程师是最重要的,无论原理 图还是PCB都是设计工作,但是任何设计都需要仔细的验证测试,尤其在信号方面,都需要大量的示波器工作,不会正确的使用示波器根本谈不上正确的验证,接 地有没有接好,测试点的选择,触发的选择,延时的选择,幅度、时间的选择,都决定着测试的结果。如果错误的使用示波器必然带来错误的测试结果,这种情况 下,有可能本来是错误的设计被误认为是正确的,带来巨大的隐患;本来是正确的设计被误认为是错误的,带来大量的时间精力浪费。 电路设计的能力: 随着芯片集成度的提高,硬件设计似乎变简单了。首先是逻辑连接,其次考虑信号完整性需要的串行电阻选择和并行电容选择,电源滤波,退耦。不过对于好的 硬件工程师来说,简单的逻辑连接(这个芯片的同样总线的输出接另一个芯片的输入,等等),只是硬件设计的最基本技能,电路是芯片功能,通信协议和各种软件 的载体,没有对电路的深入理解,根本谈不上对硬件设计的深入理解,尤其对于芯片后面列的电气性能参数或者离散器件各种参数的理解,胡乱乱接,可能在 3.3V的总线上可以工作,但是现在工作电压已经降到1V了,什么概念,信号线上的噪声都已经大到可以使采样出现误判了,随着信号速率的提高和工作电压的 降低,数字信号已经越来越模拟化了,这就需要对于PCB的阻抗,容抗,感抗,离散器件(电阻,电容,电感,二极管,三极管,MOSFET,变压器 等),ASIC的接口电气参数深入了解,这都需要对电路原理,模拟电路甚至电磁场理论深入学习,电路可以说是电磁场理论的子集,没有电磁场理论的理解,根 本谈不上对于电容,电感,串扰,电磁辐射的理解。 尤其对于电源电路设计上,现在芯片电压多样化,电压越来越低,电流越来越大,运营商对于通信设备功耗的严格要求,散热要求,对于电源设计的挑战越来越 大。可以说,对于一个硬件设计来说,40%的工作都是在于电源电路的原理图/PCB设计和后期测试验证,电源电路设计是硬件工程师电路能力的集中体现,各 种被动器件、半导体器件、保护器件、DC/DC转换典型拓扑,都有很多参数,公式需要考虑到,计算到。 6.沟通和全局控制的能力: 硬件工程师在一个硬件项目中,一般处于Team leader的作用,要对这个硬件项目全权负责,需要协调好PCB工程师,结构工程师,信号完整性工程师,电磁兼容工程师等各种资源,并与产品经理,项目 经理,软件工程师,生产工程师,采购工程师紧密配合,确保各个环节按部就班,需要对整个项目计划了然于胸,各个子任务的发布时间,对于可能出现的技术难题 和风险的估计,控制。
631 次阅读|0 个评论
SOC感悟----异常路径的时序分析
sunyzz 2017-2-17 08:54
6、false 路径 硬件设计中总是会存在一些不可能的逻辑电路路径,这一种路径需要设置成false path,目的是让工具不再对其进行优化和时序检查。比较常见的false path例如两个时钟域之间的逻辑,如果你不指定为falth path,那么工具费很大的力气也很难让时序满足,因为本身跨时钟域时序关系就是不确定的。关掉的目的就是不让工具检查,省时省力,而他们之间的正确性要靠cdc处理(可以参考我之前写的关于cdc的 处理方法)。另外还有scan逻辑和正常逻辑之间的逻辑也可以设置成false path。 7、half cycle path半周期路径 有一些外设的工作沿是双沿的,也就是一个边沿推出数据,另一个边沿采样数据,比较常见的外设有ddr,也有一些通信协议,例如xgmii用于以太网和光纤的通信协议。 如上图,下降沿launch数据,最靠近的上升沿capture数据,离capture边沿1T的是hold检验边沿。这样的话,可以看成hold多了半个周期的slack。 8、recovery和removal 这两个的时间检查用于异步逻辑的释放动作,例如异步的复位动作。Removal类似于hold的检查,recovery类似于setup的检查。
309 次阅读|0 个评论
stm32学习——两轮平衡小车之硬件设计
热度 11 Andrew Young 2016-3-18 19:29
学习一种单片机最快的方式莫过于用它实际制作一个作品了,前些天看到有人在玩平衡小车,感觉非常有趣,于是就决定自己动手制作一个基于 stm32 的两轮平衡小车。从电路板设计,到程序编写,一步一步的,希望自己在这个过程中有一定的收获。 这篇博客先写最开始的电路设计,之后会更新后续的代码编写和小车调试。 电路设计的基本过程一般是这样的:需求分析 —— 元件选型 —— 原理图设计 ——PCB 设计 —— 焊接调试。 需求分析:在这里,主要是确定小车需要哪些模块、外设或接口。首先, stm32 最小系统是必须的,这是小车控制的核心。然后小车的两个轮子需要两个 H 桥驱动和编码器接口。需要陀螺仪感知小车的姿态(包括倾角,转向角,角速度等)。需要一些调试和指示用的外设(蜂鸣器, LED 等)。需要电源电路为系统供电。需要电池电压采集电路来实时采集电池电压,做低压报警,防止电池过放。需要下载接口和调试用的串口。基本就是根据自己想要实现功能,然后确定需要那些部分的电路。 元件选型:为需要的各个部分电路选择元件,一般来说,主要是选择何种型号、什么封装的芯片,对于一些比较特殊的电路,即使是电阻电容这样常见的无源器件也需要认真选择,然而平衡小车的电路中并不需要一些高精度或很高速的电路部分,所以,下面主要介绍如何选择各个电路部分的主要芯片。 1. 最小系统:考虑到小车的主控板可以作为今后做四轴或其他更高级的机器人的基础电 路,所以主控选择了 stm32F405RGT6 ,这款主控是 M3 内核的,主频可以达到 168M , 有丰富的外设资源可以使用,性能非常强悍,非常适合以后的开发和拓展。 2. 电机驱动:小车的两个轮子电机需要两个 H 桥驱动。驱动的选择和电机的参数紧密相 关。我选用的电机的正常工作电流 360mA ,并且考虑到小车在正常情况下基本不会出 现赌转的情况,并且为了尽量减小 PCB 板的面积,所以选择了东芝的电机驱动芯片 TB6612 ,该芯片有两个集成的 H 桥,可以同时驱动两个电机,每个 H 桥可以持续输出 1.2A 的电流, PWM 频率可以到 100kHz ,芯片的供电电压最大可以到 15V ,适合用 3S 电池供电,并且芯片封装很小,节省 PCB 面积。 3. 电源电路:主要考虑输入电压、输出电压、输出电流等。小车电池采用 3S 锂聚合物电 池,放电率 25C ,以后做四轴还能用。电池的满电电压 12.6V 左右,电路中需要 5V 和 3.3V 的电源,因此需要选择两款款芯片将 12V 电压降压到 5V ,然后再将 5V 降压到 3.3V 。 12V-5V 的芯片可以选择 MPS 公司的 DCDC 降压芯片 MP2482 ,该芯片支持最大 5A 电流输出,最大 28V 电压输入, 0.8 至 25V 可调电压输出,符合需求。 5V-3.3V 选用 常见的 AMS1117-3.3 。 4. 陀螺仪:选用 MPU6050 模块,模块自带了软件滤波算法,采用串口对外输出数据, 在 115200 波特率的情况下,每秒钟可以输出 100 帧的数据。 原理图设计: 1. 最小系统:包括 stm32f405rgt6 ,晶振电路,复位电路。 R2 和 R3 用于配置启动方式。 C9 和 C12 是单片机内部电源变换部分的滤波电容。最小系统基本都是一样的,按照常用的电路设计一般没有错。那几个电容式芯片的去耦电容,注意一下,模拟电压、模拟地和数字电源、数字地之间用磁珠隔离,防止数字电路的高频噪声影响到模拟电路的精度。 2. 电源电路: R22 和 R23 将电池电压分压到 1.2V ,接到单片机内部的 ADC 引脚,监控电池电压,防止过放。 3. 电机驱动和编码器电路:基本就是按照芯片 datasheet 上的参考电路设计的,注意做好电源去耦,因为电机的电压较高、电流较大,容易通过电源网络对其它电路产生影响。 4. 陀螺仪:集成的模块,没啥好说的,把引脚连到单片机上就好了,简单在电源脚上并一个电容做一下电源去耦(不做也无妨,因为模块内部已经做了)。 5.CAN 通信:在小车上并没有用到 CAN 通信,但是 CAN 通信在现在的机器人设计中应用的非常广泛。并且我们做小车本来就是要学东西的,加上调一下,多学习些知识,何乐而不为呢? CAN 通信用的芯片是飞利浦的 TJA1050 ,这是一个 CAN 收发器, stm32 内部集成了 CAN 控制器。 R4 是阻抗匹配的电阻,在整个 CAN 通信网络中有且只有两个节点焊接此电阻,电阻阻值为 120ohm 。现在也还没有深入学习 CAN 通信相关的知识,在以后调试 CAN 通信的时候再详细学习吧。 (^.^) 6. 调试电路和其他的接口: SWD 下载接口, USART 调试串口,蓝牙接口(根据选择的蓝牙模块不同确定接口不同引脚的用途,比如使能脚、状态输入脚等,后面写蓝牙的时候详细描述)。蜂鸣器和双色 LED 灯用于调试和指示。另外又引出了几个定时器的引脚,可以留作拓展使用。 PCB 设计:不详细说了吧,工程文件在附件里有。注意事项主要有电源去耦(具体做法可以参考我之前关于电源去耦的博文)、线宽控制(大电流的走线要尽量宽)、开关电源的布局布线(一般来说主要记住三点就好了:一是芯片的 SW 的信号是电压高,频率高的开关信号,会对其他电路产生严重的干扰,要尽量远离敏感的电路。二是反馈网络是很敏感的网络,尽量避免受干扰。三是电源的电流较大,注意线宽和过孔的数量、孔径等,保证有能力通过这么大的电流。注意了这三点,集成的 DCDC 电路一般没有问题)等。这里贴一下板子正反两面的 3D 效果图 焊接调试:也不多说了,平时多练练手, 0603 QFP 这些封装的元件就能轻松搞定了。焊接的时候先焊接电源部分,上电测试电源没有问题的话再焊接其他部分,否则一旦电源有问题,整板全白焊了。。下面贴一个焊接调试好了的实物图。   嗯,就先写这么些吧。上面写的比较啰嗦,也没有什么高大上的技术,差不多都是硬件电路设计需要的基础知识吧。只是希望将自己设计这块平衡小车电路板的过程比较系统和通俗的介绍一下,能将自己这实践过程中学到的只是和经验分享出来,没怎么接触过这方面的朋友可以将其当作参考,快速入门。同时希望各位高手和达人能多多指教。
1592 次阅读|10 个评论
进进每周一侃系列001:真诚本身就是道路(下)
1124710169_551267006 2015-5-31 22:41
2015 年,我们下的这盘大棋的主题词就是 “ 连接 - 分享 - 协作 - 创造 ” 。我们所有的动作都是围绕着这八个字展开的,包括领衔创办鼎阳硬件设计与测试智库(梦想实现路径的第 3 条),宣布启动 3 年 1000 场 on-site seminars 计划(梦想实现路径的第 2 条),鼎阳云联盟(梦想实现路径的第 2 条),等等。 但是,不管布局是多么漂亮,最终需要团队,需要人去策划,执行,落实到位。 “ 实现弯道超越,我们将战胜的对手只有我们自己。能否实现这个梦想将在于我们团队修炼的深度和速度。 ” “ 成功需要持久的激情和每一个细节上的完善,成功源于正确清晰的战略方向和精确彻底的执行。成功需要无比寂寞的勤奋,需要展示生命的顽强和坚韧。 ” 因此,在我每天脑子里想得最多的是我的每个团队成员,他的精神面貌,他是否在工作中感到快乐和激情,是否将学习当作生命中最兴致盎然的事情。 “ 我所有将要做的就是激励团队中的每个人,鼓励这些年轻向上,充满活力的生命个体,一个一个活生生的人,鼓励他们都能挑战他们潜力的极限并因此获得应有的行业地位和有尊严的待遇!我将帮助他们提升自己,从而也提升我自己。这对于我将是修福的事情。因此,我将长期工作在感动之中。 我将要展现的是一个 “ 人 ” 可以具有的韧性坚持的极限,建设团队的人文关怀的高度和我自己可能达到的潜力的极限。我将和他们一起挑战这个极限! ” 人是一切 ! ! …… 难以想象,有三个圈内朋友在阅读我高调亮相的文字后问我是怎么理解 “ 利用通用测试仪器平台,实现人和人更多的连接,促进知识和经验的充分共享,促进协作和创造 ” 这句话的。有这么认真阅读我那么长的文字的有心人! 其实,在发布那个新闻稿和招聘公开信的时候,鼎阳硬件设计与测试智库已经完成了初步策划,智库官网开始搭建,但为了保密和节奏感的把握,等到了经销商大会才正式宣布。 对这句话的理解就在于您怎么理解鼎阳硬件设计与测试智库。关于这点,我本想今天的开篇之作只谈我为什么要搞鼎阳硬件设计与测试智库,但一敲键盘,文字就变成散侃了,我们后面来慢慢谈谈鼎阳硬件智库吧。 在不久前发布的鼎阳硬件设计与测试智库投稿与荐文启事的征文版块中,有一个版块可能被大家忽略了,就是 “ 八卦岭 ” 。 八卦,正本溯源,乃早期中国哲学体系的核心思想。 “ 易有太极,是生两仪,两仪生四象,四象生八卦。 ”“ 八卦就像八只无限无形的大口袋,把宇宙中万事万物都装进去了,八卦互相搭配又变成六十四卦,用来象征各种自然现象和人事现象。 ” 宇宙形成之初就满是浑沌。如今的大千世界,更是纷繁芜杂。对立统一之中,硬件人纠结于职场人生,思考着,探索着,行动着。 硬件人如何实现价值理性和工具理性的统一呢?让我们在这八卦岭上,讨论 “ 人从哪里来,又要到哪里去 ” 的话题,讨论 “ 去外企打工好,还是去民企打工好 ” 的话题,讨论 “ 创业开咖啡厅好还是创业搞硬件看门智能狗好 ” 的话题,讨论 “ 任正非为什么成为任正非,马云为什么成为马云 ” 的话题,讨论高雅的话题,通俗的话题,讨论庙堂之高的话题,讨论江湖之远的话题 ... 这个八卦岭开放包容,讨论一切你想讨论的话题,只要不属于硬件问题! 我们正解了 “ 八卦岭 ” 。深圳有个地名也叫八卦岭。我本来想专门搞一个 “ 进进每周一侃 ” 的微信自媒体,但更觉得我的这种散侃作为鼎阳硬件智库的 “ 八卦岭 ” 的范畴正合适。欢迎大家踊跃投稿八卦岭。以我对硬件人的理解, “ 观乎人文 , 以化成天下 ” 的工科男女还是蛮多的。 那就勇敢地给予吧: 该做的只是唤起给予的给予。尽你所能把你的部分精神本质给予你的同行者,并把他们回复你的东西作为珍宝接受下来。 我最近脑子里重复最多的一句话总是 : 没有什么道路可以通向真诚。真诚本身就是道路。 我们一起分享吧!! 希望邮件订阅 “ 进进每周一侃 ” 的朋友请在鼎阳硬件智库微信(微信号 : SiglentThinkTank) 中回复您的 Email 地址,从此你可以使用您更喜欢的电子邮件的方式,我知道,更多工程师还更喜欢电脑大屏幕的电子邮件方式进行书面阅读和沟通。我被很多人贴了个标签,说是最理解工程师的: - ) 我们相互都懂的! 这很好! 欢迎关注鼎阳硬件设计与测试智库微信订阅号, “ 查看历史消息 ” ,看看我们开始演绎的精彩!欢迎加入志愿者团队!  
194 次阅读|0 个评论
[转]什么是硬件设计?
吴川斌 2015-5-20 22:01
我的理解:硬件设计就是根据产品经理的需求PRS(Product Requirement Specification),在COGS(Cost of Goods Sale)的要求下,利用目前业界成熟的芯片方案或者技术,在规定时间内完成符合PRS功能(Function),性能(Performance),电源设计(Power Supply), 功耗(Power Consumption),散热(Thermal/Cooling),噪音(Noise),信号完整性(Signal Integrity),  电磁 辐射(EMC/EMI),安规(Safety),器件采购(Component Sourcing),可靠性(Reliability),可测试性(DFT: design for test),可生产性(DFM:design for manufacture)等要求的硬件产品(注意:是产品不是开发板)。 可以看到,一个成功的硬件设计,主要功能的实现只是所有环节中的一小部分,而且基本来说,主要功能的实现主要是依靠 芯片 厂商提供的套片方案,一般来说为了降低风险,主要是参考套片方案的参考设计完成,芯片厂商也会提供包括器件封装,参考设计,仿真模型,PCB参考等等全部资料,在芯片功能越来越复杂的今天,一个片子动不动就几百上千个PIN,对于一个新项目来说,是没有时间一页页去吃透每个PIN,每个输入输出的具体功能,电气参数的,尤其是对于高速设计,比如DDR3接口,XAUI接口等等。 一般来说芯片厂商提供的参考设计就是他们经过开发,验证,测试的最佳方案了,很多情况就是你必须按照参考设计来做,否则硬件可能就有问题,一般来说就是信号完整性问题或者EMC问题。 芯片厂商提供越来越周到的服务,看起来硬件工程师HW(Hardware Engineer)的价值越来越低了,毕竟一个产品的核心功能或者技术一般都在ASIC或者FPGA里面了,HW一般没有能力进行核心逻辑设计IC design, 毕竟这是跟HW设计并行的另一项工作,另一项也很复杂的工作。 对于这个问题,我也曾经困惑过,总是感觉硬件设计没有什么好搞的了,不就是抄抄参考设计,就跟组装一台电脑一样组装一个单板嘛。当然随着项目经验的增多,尤其从事现在硬件系统级设计的角色,感觉原来自己考虑更多是从一名原理图设计工程师的角度考虑问题。 就像开始说的,一个成功的硬件设计,功能Function只是一小部分,至于其他的因素和能力,一个HW的能力取决于能考虑因素越多,越深入,就越是一个优秀的HW工程师。 1. 成本Cost: 任何一个卖硬件产品的公司的主要盈利一般来说就是销售价格-COGS,而COGS90%取决于设计,剩下就是生产成本了,这个价格一般来说比较透明,代工厂也很多,竞争激烈。虽然说设计成本60%也取决于主要 芯片 的价格(这个主要要靠公司高层跟芯片厂商谈判的结果了,HW的作用有限,更多是系统工程师做决策用什么芯片能符合产品需求和软件功能需求),但是剩下的电阻, 电容 ,电感,二极管,三极管,保护器件,接口器件,逻辑芯片,逻辑功能,小芯片, 电源电路 全都是HW做主了,当然有参考设计,不过一般来说参考设计为了更好体现芯片的良好性能,一般会选用比较贵的,性能更好的器件,这就要结合公司的器件库进行取舍了。 我的经验是多看看公司的同类产品设计,看看大家主流是用什么器件,毕竟对于元器件来说,价格跟购买量有很大关系,不同的采购量导致的价格可能相差几倍。 2. 信号完整性Signal Integrity: 主要影响两方面:EMC和时序Timing,不好的SI设计会有很强的过冲over/undershoot,尖峰Spike,这会造成对应频率N谐振频率的发射;不好的SI设计会导致High/low不稳定,或者上升时间/下降时间Rising Time/Falling Time占数据周期过长,或者时钟不稳定,都会导致在接收端采样Sample时出现误判断,实际上,接收端不会出错,出错的只是信号。 SI设计在原理图设计来说,主要从阻抗匹配(串行 电阻 )上来解决,辅以适当的退耦 滤波 电容;跟主要是在PCB上,一般来说PCB层数越多,SI会更好,当然这里要跟Cost 进行一个取舍了。 3. 电源设计Power Supply: 虽然一般大些的公司都有专门的电源设计工程师,不过对于HW来说,基本的Power 设计 能力还是很重要的,从道理上来说,任何电路都是一种电源,任何电路问题都可以归结于一种电源问题,只有对于电源电路理解深入了,才能对于电路板理解跟深入,尤其是对于模拟电路问题,才能想到用模拟电路来设计一些简单电路,而不是费力用逻辑电路来搭。 4. 安规Safety: 对于接口电路来说,主要成本都在与安规器件,这个接口究竟要抗多大的电压,电流打击?这就要好好考虑用什么器件了,fuse? PTC? TVS?高压 电容 ? 5. 电磁兼容EMC/EMI:  主要是针对各个国家的相应规范(安规也是),对于各种可能产生辐射的信号都充分考虑好退耦, 滤波 ,对于欧盟来说一般是EN55022/EN55024,对于美国一般是FCC Part 15, 欧盟和美国的辐射标准略有不同,欧盟的标准稍微严格一些。 6. 功耗(Power Consumption): 现在都提倡环保,运营商也是,HW也必须考虑省电,比如用效率更高的 电源电路 ,用PWM替代LDO,效率更高的转换拓扑。 7. 散热(Thermal/Cooling): 芯片集成度越来越高,单芯片的功耗从几瓦到现在的几十瓦,散热就是一个大问题,而且伴随着接口的速率提高,接口芯片的功耗也在提高,造成整个系统就是:热!这就需要好好考虑散热问题,从PCB的布局,到散热片Heatsink的使用,到风扇的使用,都有很多考虑。 8. 噪音(Noise): 风扇是散热最好的办法,但是带来的问题就是噪声,ITU对于通信设备的噪声也有明确的规范,这就需要平衡风扇数量,转速,风向,控制等因素。 9. 器件采购(Component Sourcing): HW选用的器件必须得是Sourcing部门能够采购到的,而且一般也要考虑second source的问题,和lead time的问题,不能说选用一个只有一个小公司生产的稀有器件,万一这个器件EoL了,你是怎么办?只能修改 设计 了,这就损失大了! 10. 可靠性(Reliability): 整个系统MTBF的数值多少?风险最大的器件是什么?每个器件的工作Margin是百分之多少? 11. 可测试性(DFT: design for test)/可生产性(DFM:design for manufacture): 主要针对于工厂的考虑,必须考虑到方便工厂的生产测试,方便生产,如果你的测试很复杂,会大大降低生产线的产能和良率,进而影响供货以及生产成品。 对于参考 设计 ,我感觉最有用的地方主要是供电电路,退耦 滤波 电路以及Layout设计,至于总线连接,复位电路,时钟电路,接口电路等等,一般来说都需要根据公司器件库,设计案例以及业界主流器件/方案进行修改。所以千万不要迷信参考电路,那只是参考,过分迷信参考设计,自己还没搞清楚 芯片 具体功能/参数呢,就COPY过来,即使能够工作,肯定在成本方面,生产方面有很多问题。 原创文章,转载请注明:  转载自 吴川斌的博客 http://www.mr-wu.cn/  本文链接地址:   什么是硬件设计? http://www.mr-wu.cn/%e4%bb%80%e4%b9%88%e6%98%af%e7%a1%ac%e4%bb%b6%e8%ae%be%e8%ae%a1
305 次阅读|0 个评论
全球首家电子工程师实战训练二期开营——足迹(ECBC实战营Y一期学员 庄严)
szbgtd_900601791 2015-5-14 16:34
我叫ZY,万万没想到,来到ECBC已经三个星期了,利用五一假期整理下这三个星期的收获吧,也希望对想来ECBC的同学有一些借鉴意义。 ECBC是与非网举办的电子职业实战营,是Engineering Career Boot Camp的缩写,为期3个月,我是第一期学员。 4月12,ECBC报到的日子,我拖着行李从无锡来到苏州,两个城市离得很近,高铁也只要20多分钟,但我几乎没来过苏州,除了两次匆匆的面试。一个城市对我来说,就像人一样,不同城市不同的秉性,不同的生活方式,在无锡待了7年多,习惯了无锡的一切,刚到苏州竟有些不习惯或者说本能的排斥,后来慢慢适应了,也越来越喜欢苏州,哈哈,我这算移情别恋吗,无锡表示很伤心。 下面梳理下这三个星期干了些什么吧,开启唐僧模式。    4月13号,来到ECBC的第一天,与非网创始人兼CEO苏公雨先生,主讲老师郑老师、吴老师都来到了实战营,早上大致解析了实战营的3月集训内容和将要完成的项目,明确了ECBC的宗旨和目标。 令我吃惊的是,下午就直接上任务,六名学员每人分发到一款产品,每款产品都不一样,而且都是近期刚出炉的新品,有树莓派的板子,物联网概念的开发套件,智能插座,蓝宙出品的智能小车,迷你示波器、逻辑分析仪综合体的新奇玩意儿。 我拿到的是智慧路由器——WIT FLEX私人云存储器,很有想法的一款产品,任务要求是第二天早上,每人做个PPT,讲解这款产品,从外观到软硬件,市场分析,产品体验方方面面都可以讲,重要的是要给出这款产品的硬件框架。接着我们就个人分析自己的产品了,此处省略干活细节。。。。 4月14号,13号晚上做PPT到12点,第一天就被老师们玩坏了。 早上6点50起,有人工闹钟,小翔,后来他居然还去网上下了个冲锋号。 早上讲PPT,介绍昨天给的产品,分析产品框架结构,前一天我把我的智能路由器大卸八块,然后一个芯片一个芯片查型号,理解其功能,并根据自己的理解画出功能框图,苏总亲临现场,高屋建瓴,有详有略地对每个人的产品进行了点评,当然还有在PPT方面的指导和建议。 上午结束后,下午新任务就来了,不得不说ECBC效率就是高,任务主题是认识元器件,囊括了电容、电阻、电感、二三极管、时钟晶振、传感器、IC、连接器等,我拿到的任务是连接器,连接器种类太多了,于是又是一番资料大搜索,认识新事物,理解并整理成PPT。 没错,次日早上继续PPT。这一天是我最累的一天,可能是还没调整过来,晚上又是12点多,呵呵,不错,夜生活很丰富。 4月15号,例行PPT展示,点评,布置新任务,新任务是根据上一个主题,了解产业内的制造商,我的是连接器,也就是连接器产业状况、主要制造商、制造商历史及并购状况、主营产品、市场份额、股票代码、联系方式等等,都可以介绍,自己发挥喽。 4月16号,例行PPT展示,点评,布置新任务,写总结,压力稍缓,不过也适应了这种强度的培训。 期间苏总、郑老师、吴老师都给我们授课了,认识了业内大大小小的公司一大堆,了解了这些公司的主要强项产品、应用领域、目标客户,甚至这些产品的特性。 长了许多见识,尤其是我这种有一丢丢工作经验的人感触颇深。 这一天10点多打道回府,11点多就睡了,幸福满满。     4月17号,这一天来了第一个实战项目,USB供电电源,具体要求我就不多说了,大概是用USB供电转换为多路不同电压和上限电流的输出,4路输出,加了电源管理模块,老师给出了结构框图和芯片选型,我们先熟悉任务。 于是乎,新任务来了,下周一就某两款芯片,参阅全英版datasheet,做一个PPT讲解。 嘿嘿,周末继续干活吧。 4月18号,我回了趟无锡,19号赶过来继续干活,我之前跟我同学开玩笑说,这个培训全月无休,现在看来差不多,不过我喜欢这种feel。 这就是第一个星期干的事情,很多都没细说,第一次发现一个星期可以干不少的事儿, 这边插个小故事。说富兰克林有一次接到一个年轻人的求教电话,并与他约好了见面的时间和地点。当年轻人如约而至时,本杰明的房门大敞着,而眼前的房子里却乱七八糟、一片狼藉,年轻人很是意外。 没等他开口,本杰明就招呼道:“你看我这房间,太不整洁了,请你在门外等候一分钟,我收拾一下,你再进来吧。”然后本杰明就轻轻地关上了房门。 不到一分钟的时间,本杰明就又打开了房门,热情地把年轻人让进客厅。这时,年轻人的眼前展现出另一番景象―――房间内的一切已变得井然有序,而且有两杯倒好的红酒,在淡淡的香气里漾着微波。 年轻人在诧异中,还没有把满腹的有关人生和事业的疑难问题向本杰明讲出来,本杰明就非常客气地说道:“干杯!你可以走了。” 手持酒杯的年轻人一下子愣住了,带着一丝尴尬和遗憾说:“我还没向您请教呢……” “这些……难道还不够吗?”本杰明一边微笑一边扫视着自己的房间说,“你进来又有一分钟了。” “一分钟……”年轻人若有所思地说,“我懂了,您让我明白用一分钟的时间可以做许多事情,可以改变许多事情的深刻道理。”珍惜眼前的每一分每一秒,也就珍惜了所拥有的今天。     4月20号,第二个星期的第一天,例行PPT展示,点评。 这天,ECBC请来了Altium Designer的FAE(现场应用工程师)给我们讲解AD的用法,为这个星期设计USB电源做准备,这个星期的总任务是完成USB电源的原理图设计。但是不同于以往我们在学校画的原理图,比较随意,只要原理没错,自己能看懂就OK,ECBC要求的是规范化,合理化,跟实际公司要求接轨。 规范性是看似简单,实则是非常难做好的一件事,尤其是短期更难达到合理缜密的规范化。 我了解到日本人在这方面做得非常好,我曾经看过同学公司的日本人做的测试文档,写得详细得令人发指,至于为什么需要写这么详细,如此规范,只有吃过亏感触才会深吧。    4月21号,建原理图符号库,为了便于以后使用该库和方便管理,我们将建立统一的原理图符号库,由于每个人建库的风格不一样,我后来画原理图的时候又重新弄了一遍库。 这里说一下,建库一定要设定好Snap Grid网格的最小单位,建议10mil,不要更小,小单位不容易对齐,不对齐画原理图的时候特难受。还有好多规则,有时间再专门写专题帖子说明吧。    4月22号,画图,建BOM表。BOM在学校里根本不在意,但其实非常重要的一个环节,BOM表里每一栏应该是什么参数,比如一般我们选电阻,可能就确定多大阻值的,阻值对就没问题,其实不然,一个电阻包括很多参数,如精度,1%还是5%的,功率多大的,什么封装,哪家制造商的,Part Number(料号)是?在库里的标号的是?元件名称是?这些是否统一,诸如此类。因此,一个BOM应该是可以找到你原理图所用的所有器件,而且是唯一的。BOM表方便元器件采购、元器件管理、PCB布板。 在画原理图期间,苏总、郑老师、吴老师都给出了非常详细的修改意见,大大小小修改了好多版,郑老师甚至夜里回复了学员小K同学38条修改意见,醉了,郑老师太专业了,好评。    4月23号,原理图差不多定稿了,元器件选型,主要是确定封装和参数核对,这一天同时开始画PCB封装库。 PCB封装库画完了,晚上我们就用投影仪看着datasheet里的封装尺寸,一个一个量封装,校对,大伙也是蛮拼的。    4月24号,元器件布局,每个人布自己的板子,风格各异,估计还是每个人看自己的板子最顺眼吧,就像自己家的孩子永远是最喜欢的,一个道理。    4月25号,26号,周末,开始布线,这里面好多布线规则,不详细说了。 周日,ECBC组织去看了高大上的世乒赛,运气爆棚看到了张继科,大家都有点小激动,小Q还搭讪了两位俄罗斯运动员小伙,给他们变魔术,各种秀技,俄罗斯小帅哥拉着小Q要学魔术,看来魔术不仅可以征服妹子,对汉子也有效,哈哈。    4月27号,第三个星期的第一天,这天郑老师帮我们每个人Review了原理图、BOM表、布局,针对每个人的不足和需改进的地方,提出了修改意见,又是一轮修改。 这几天已经把AD常用设置摸熟了,一套流程下来也就一个星期多,虽然项目难度不大,但所有工作加起来这么短时间从设计、实现、修改、Review、定稿都走一遍也算高效了。 4月28号,飞思卡尔的梁总及两位工程师一起来到ECBC,梁总就飞思卡尔MCU及ARM发展等高屋建瓴地做了讲解,MCU发展和选型是硬件工程师必需的知识和技能。 下午FAE李工全面地指导了飞思卡尔四色板MAPS的软硬件资源、结构,以及如何在IAR上用四色板进行应用开发。 最后老师们联合“密谋”了两个小程序实验,具体实验这里不展开,另外写帖子说明。 4月29号,这一天调了第一个小程序。 下午与非网的主编刘总给我们开了茶话会,聊了互联网运维、媒体、销售方面的主题,我个人特别喜欢听刘主编讲话,很轻松,也会有思考。 4月30号,五一前最后一天,调第二个小程序,纠结了一天程序还是没调对。 下午上海某芯片公司的郭工来ECBC给我们分享了软件开发的版本控制工具Git,流畅的shell命令敲得咔咔响,看着蛮酷的,我之前也玩过一段时间Linux,郭工对软件版本控制工具Git做了实际操作,短短半个小时,我们基本认识了这个工具的强大之处,尤其对于写代码的程序猿们,这是非常必要的工具。 五一放假这几天,终于调好了第二个程序,写了这篇流水账文章,做一个小小的总结。希望在ECBC可以不断提升自己,小伙伴们,我们一起加油。 ECBC实战营第二期招生启动,详情请见 : ECBC实战营
197 次阅读|0 个评论
群策群力,连接所有硬件人|中国首家以“智力众筹”方式创立的“鼎阳硬件设计与测试智库”诞生
1124710169_551267006 2015-3-21 10:58
                                                  2015年3月14日,深圳    鼎阳科技(SIGLENT)领衔创立“鼎阳硬件设计与测试智库(简称鼎阳硬件智库)”,旨在利用社会化工具实现中国硬件资源的充分分享,硬件人员的相互协作,为提升中国企业整体硬件水平作出努力。       鼎阳硬件智库的创立是基于这样的理念:互联网是爱的大本营。人们都有发自内心分享的愿望,期待这种分享可以帮到其他人。如果每个人都分享更多东西,创造力会几何级数的增长。因此,鼎阳科技希望通过打造一个自由分享的平台,采用创新的志愿者为主的“智力众筹”的方式,群策群力,连接所有硬件相关人员,创造出不一样的事物。               鼎阳硬件智库的发起人由业内热心于分享而且有深厚硬件设计与测试专业背景的人士组成。所有这些发起人都以义务的方式来承担智库的建设工作,凸显智库的“智力众筹”模式。智库的发起人包括在硬件领域深孚众望的厦门大学教授、博士生导师石江宏先生,测试测量行业的资深专家张昌骏先生、汪进进先生以及有着国际一流公司长期在一线从事硬件工作的资深硬件人李睿先生、周瑞奇先生、柯文先生、曹跃林先生和达摩一派先生。       鼎阳科技领衔创办“硬件设计与测试”智库,而不是电子测试测量智库,不是SI智库,这是基于这样的认知:硬件设计与测试变得越来越密不可分。很多测试问题最终的解决都和硬件设计有关; 很多硬件设计之初就应对测试测量知识有非常全面的了解。 鼎阳硬件设计与测试智库,将会促进硬件人员全面融合设计和测试。       鼎阳硬件智库的运作载体包括“线上”的微信公众号分享,微信群,网站,网络社区论坛,博客,邮件群等多种互联网工具,“线下”的智库专家论坛,不定期邀请硬件相关的一线实战派专家分享“最干货”的硬件设计与测试知识与经验,面对面相互研讨。 网络社区论坛的版主由智库专家以志愿者的身份担任,确保所有问题得到专业及时的答复。对于需要专家去现场咨询解决的问题,只要是鼎阳硬件智库的会员,将是免费的。所有鼎阳科技的用户都将获得免费的待遇。               智库发起人意识到在当今“搜索”的时代里容易得到大量信息,但是得到精准的信息反而变得很难。很多初学者会迷失在信息的海洋。及时人们搜索最常用的硬件词汇,在网络上得到的答案也令人莫衷一是。鼎阳硬件智库选择硬件领域最普遍的六类问题:电源,时钟,DDR,低速总线,高速总线,测试测量进行聚焦。寻找“最针尖”的问题进行研讨,针对“最针尖”的问题组织专家创作原创文章,将硬件大师积累的宝贵知识和经验变成公众财富,惠及更多硬件人。 同时,将由专家人士筛选干货的文章,促使每个人电脑里面收藏的“干货”被“干净的、纯粹的”汇集在鼎阳硬件智库的网站上,使得大家以后查找资料就会想到智库的这个“大硬盘”。鼎阳硬件智库将所有硬件人的硬盘整理在一起,形成一个共用的大硬盘。这就像很多大公司都有“共享文件夹”一样。       过去中小企业的硬件水平的提高都强烈依赖于硬件人员跳槽流动的方式实现知识和经验的迁移。 但是这个世界越来越平,这个世界越来越开放。最好的知识和经验往往在一些专家型硬件大师的心中,没有来得及整理出来,没有被激发分享出去,而这些知识和经验对其所在的公司并不具有技术保密性。当特斯拉宣布开放所有专利的时候,当硬件开源如火如荼的时候,当人类渴望分享的热情不可遏制的时候,鼎阳顺势而动,创立一个爱的大本营。唯有“大爱”,可以成就百年基业。              鼎阳硬件设计与测试智库将逐步发展为硬件设计与测试智库,最终将发展为中国硬件设计与测试智库。智库发起人的愿景是打造一个可以代表中国的国际顶级硬件智库。       关于鼎阳:       鼎阳科技(SIGLENT)是一家专注于通用电子测试测量仪器及相关解决方案的公司。       从2005推出第一款数字示波器产品至今,9年来鼎阳科技一直是全球发展速度最快的数字示波器制造商。历经多年发展,鼎阳产品已扩展到数字示波器、手持示波表、函数/任意波形发生器、频谱分析仪、台式万用表、直流电源等通用测试测量仪器产品。2007年,鼎阳与高端示波器领导者美国力科建立了全球战略合作伙伴关系。2011年,鼎阳发展成为中国销量领先的数字示波器制造商。2014年,鼎阳发布了中国首款智能示波器SDS3000系列,引领“人手一台”型实验室使用示波器由功能示波器向智能示波器过渡的趋势。目前,鼎阳已经在美国克利夫兰和德国汉堡成立分公司,产品远销全球70多个国家,SIGLENT正逐步成为全球知名的测试测量仪器品牌。   网址:www.siglent.com                                                                                                                  鼎阳硬件智库官方微信                                                                                                                  群策群力,连接所有硬件人!
214 次阅读|0 个评论
PXI高密度多路复用器应用于飞机雷电防护试验
Andy-Hongke 2015-1-29 09:40
     Pickering Interfaces近日宣布,一个主要的飞机发动机控制单元英国制造商最近订购了大量的高密度PXI多路复用器(模型# 40-651),并将它们应用于他们新的自动化生产测试系统切换方案中。这些系统将被用来测试空客A330和A350和波音飞机的FADEC(全权限数字式发动机控制器)雷击保护元件。 图1  高密度PXI多路复用器        客户需要测试用于保护敏感的电子设备FADEC尖峰电压连接线的瞬态电压抑制二极管,或transorbs在飞机雷击后的性能。由于需要测试transorbs的数量很多(一个FADEC的I/O连接口上各一个),这个时候就需要用到大量的大功率多路复用器,并需要连接到UUT的测试仪器上。      客户需要一个紧凑的,可扩展和易于维护的模块化测试架构,所以他们选择PXI作为他们的首选平台。在市面上没有他们所需的高性能高密度PXI多路复用器,他们来到了Pickering Interfaces公司(优选的PXI开关供应商),并和Pickering Interfaces公司的工程师讨论他们的选择。Pickering Interfaces的工程师随后为他们设计,建造和测试一个新的PXI多路复用器。在一个成功的初始原型试验后,Pickering Interfaces经过跟客户多次讨论之后,再增加一个连接到多路复用器的多路复用器共同连接,从而简化测试系统的繁杂的接线的问题。客户初步的需求为84个多路复用器模块,并且也增加未来的需求的计划。       40-651高密度PXI多路复用器是可在全球范围内的COTS(商用现货)产品。要想知道规格和价格请访问虹科电子网站或者发送邮件到sales@hkaco.com。  
232 次阅读|0 个评论
W5100硬件设计和调试要点
wiznetbj_594974420 2014-6-6 10:09
文章来源: 成都浩然 与 MCU 的接口 W5100与MCU接口采用并行总线方式(如果要使用SPI接口,建议采用W5200),因此W5100与MCU的接口 设计相对简单。以 AT89C52为 例,如下图所示。   外扩一个 32K的SRAM(IS62C256),按照图示的硬件接口,地址线A15作为SRAM的片选信号。因此32K的XDATA地址空间在0×0000~0x7FFF 。 W5100作为外部接口也映射到89C52的XDATA空间,地址线A15反相(74AHC1G04)后作为W5100的片选信号。因此W5100的地址空间在0×8000~0xFFFF 。 如果使用间接总线,地址线 A2~A14 必须接地,以保证间接总线初始化成功。 复位信号 W5100 硬件设计中最重要的复位信号往往被我们所忽视。很多工程师采用 RC 复位,虽然可以达到复位的效果,但实际使用时很不理想。 W5100 的复位不好往往引起器件不能正常工作,尤其是以太网的物理层不能正常启动,也可能引起 MCU对W5100 初始化失败。 最理想的复位方法是使用 MCU的IO 口输出复位信号。这样可以绝对保证 W5100 与 MCU 之间的同步,而且一旦工作失败,也便于 MCU 对 W5100 进行控制。 如果 MCU 无法提供足够多的IO口输出复位信号,也可以采用专用的复位芯片(如 IMP809T ),这样可以保证可靠复位,但在设计MCU软件时,注意 MCU对W5100 的操作同步问题。 如何连接网络变压器或RJ45 HS-MAG1201 是带网络变压器的 RJ-45 ,以此为例, TCT和RCT 是变压器发送端和接收端的中心抽头,中心抽头必须接 3.3V 拉高。很多工程师在设计时忽略了这个细节。 另外, RJ-45 的金属外壳最好不要接电源地,有条件的话最好接大地。        TXOP/TXON,RXIP/RXIN的PCB 布线尽量等长,而且尽量平行走线。 RSET_BG 的电阻 连接到 W5100的第1脚的RSET_BG 电阻最好用 1% 的精密电阻,尤其是在大批量生产时,使用普通精度的电阻 (5%) 会给你的产品调试带来意想不到的麻烦。 电感 数字电源到模拟电源之间的电感非常重要。因为从该电感通过的电流比较大,如果电感质量不好,会产生较大的直流压降和交流噪声,严重影响 W5100的 工作。 有很多工程师在初期调试时都遇到过这种问题。如果没有合适的电感,可以把电感去掉,直接用导线短路。 晶体振荡 晶体振荡出现的问题最多,也最难解决。 W5100(W5300和W7100与W5100相同)的晶体振荡器有问题,问题主要表现在: 1. 振荡频率偏差较大,远远偏离25MHz; 2. 振荡幅值不够,XTLN和XTLP的最大幅度只有几百毫伏。 出现这种现象,主要问题是晶体,WIZnet给出的晶体参数如下: W5100的XTLN的正常波形和幅度如下: W5100的XTLP的正常波形和幅度如下:   其它关于W5100的设计问题,请参考: http://www.hschip.com.cn/news_show.aspx?id=110
个人分类: TCP/IP芯片|437 次阅读|0 个评论
关于硬件设计经验
热度 4 wdzfd 2014-1-7 08:55
一:成本节约 现象一:这些拉高/拉低的电阻用多大的阻值关系不大,就选个整数5K吧 点评:市场上不存在5K的阻值,最接近的是4.99K(精度1%),其次是5.1K(精度5%),其成本分别比精度为20%的4.7K高4倍和2倍。 20%精度的电阻阻值只有1、1.5、2.2、3.3、4.7、6.8几个类别(含10的整数倍);类似地,20%精度的电容也只有以上几种值,如果选了 其它的值就必须使用更高的精度,成本就翻了几倍,却不能带来任何好处。 现象二:面板上的指示灯选什么颜色呢?我觉得蓝色比较特别,就选它吧 点评:其它红绿黄橙等颜色的不管大小(5MM以下)封装如何,都已成熟了几十年,价格一般都在5毛钱以下,而蓝色却是近三四年才发明的东西,技术成熟度和供货稳定度都较差,价格却要贵四五倍。目前蓝色指示灯只用在不能用其它颜色替代的场合,如显示视频信号等。 现象三:这点逻辑用74XX的门电路搭也行,但太土,还是用CPLD吧,显得高档多了 点评:74XX的门电路只几毛钱,而CPLD至少也得几十块,(GAL/PAL虽然只几块钱,但公司不推荐使用)。成本提高了N倍不说,还给生产、文档等工作增添数倍的工作。 现象四:我们的系统要求这么高,包括MEM、CPU、FPGA等所有的芯片都要选最快的 点评:在一个高速系统中并不是每一部分都工作在高速状态,而器件速度每提高一个等级,价格差不多要翻倍,另外还给信号完整性问题带来极大的负面影响。 现象五:这板子的PCB设计要求不高,就用细一点的线,自动布吧 点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。 现象六:程序只要稳定就可以了,代码长一点,效率低一点不是关键 点评:CPU的速度和存储器的空间都是用钱买来的,如果写代码时多花几天时间提高一下程序效率,那么从降低CPU主频和减少存储器容量所节约的成本绝对是划算的。CPLD/FPGA设计也类似。 二:低功耗设计 现象一:我们这系统是220V供电,就不用在乎功耗问题了 点评:低功耗设计并不仅仅是为了省电,更多的好处在于降低了电源模块及散热系统的成本、由于电流的减小也减少了电磁辐射和热噪声的干扰。随着设备温度的降低,器件寿命则相应延长(半导体器件的工作温度每提高10度,寿命则缩短一半) 现象二:这些总线信号都用电阻拉一下,感觉放心些 点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安 级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的观念来对待这几瓦的功耗)。 现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说 点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号) 现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧 点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。 现象五:这些小芯片的功耗都很低,不用考虑 点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚 可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。 现象六:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。 点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。 现象七:这些信号怎么都有过冲啊?只要匹配得好,就可消除了 点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的 输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信 号在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。 现象八:降低功耗都是硬件人员的事,与软件没关系 点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄 存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。 三:系统效率 现象一:这主频100M的CPU只能处理70%,换200M主频的就没事了 点评:系统的处理能力牵涉到多种多样的因素,在通信业务中其瓶颈一般都在存储器上,CPU再快,外部访问快不起来也是徒劳。 现象二:CPU用大一点的CACHE,就应该快了 点评:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多 次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。同时也要求程序设 计要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就惨了。 现象三:这么多任务到底是用中断还是用查询呢?还是中断快些吧 点评:中断的实时性强,但不一定快。如果中断任务特别多的话,这个没退出来,后面又接踵而至,一会儿系统就将崩溃了。如果任务数量多但很频繁的话,CPU 的很大精力都用在进出中断的开销上,系统效率极为低下,如果改用查询方式反而可极大提高效率,但查询有时不能满足实时性要求,所以最好的办法是在中断中查 询,即进一次中断就把积累的所有任务都处理完再退出。 现象四:存储器接口的时序都是厂家默认的配置,不用修改的 点评:BSP对存储器接口设置的默认值都是按最保守的参数设置的,在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提 高效率,如RAM的存取周期是70ns,总线频率为40M时,设3个周期的存取时间,即75ns即可;若总线频率为50M时,必须设为4个周期,实际存取 时间却放慢到了80ns。 现象五:一个CPU处理不过来,就用两个分布处理,处理能力可提高一倍 点评:对于搬砖头来说,两个人应该比一个人的效率高一倍;对于作画来说,多一个人只能帮倒忙。使用几个CPU需对业务有较多的了解后才能确定,尽量减少两个CPU间协调的代价,使1+1尽可能接近2,千万别小于1。 现象六:这个CPU带有DMA模块,用它来搬数据肯定快 点评:真正的DMA是由硬件抢占总线后同时启动两端设备,在一个周期内这边读,那边写。但很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要 做不少准备工作(设起始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指 令,没有循环跳转等额外工作),但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大 数据块才适用。 四:信号完整性 现象一:这些信号都经过仿真了,绝对没问题 点评:仿真模型不可能与实物一模一样,连不同批次加工的实物都有差别,就更别说模型了。再说实际情况千差万别,仿真也不可能穷举所有可能,尤其是串扰。曾 经有一教训是某单板只有特定长度的包极易丢包,最后的原因是长度域的值是0xFF,当这个数据出现在总线上时,干扰了相邻的WE信号,导致写不进RAM。 其它数据也会对WE产生干扰,但干扰在可接受的范围内,可是当8位总线同时由0变1时,附近的信号就招架不住了。结论是仿真结果仅供参考,还应留有足够的 余量。 现象二:100M的数据总线应该算高频信号,至于这个时钟信号频率才8K,问题不大 点评:数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的,只要争对这个边沿保持足够的建立时间和保持时间即可,此范围之外有干扰也罢过冲也罢都 不会有多大影响(当然过冲最好不要超过芯片所能承受的最大电压值),但时钟信号不管频率多低(其实频谱范围是很宽的),它的边沿才是关键的,必须保证其单 调性,并且跳变时间需在一定范围内。 现象三:既然是数字信号,边沿当然是越陡越好 点评:边沿越陡,其频谱范围就越宽,高频部分的能量就越大;频率越高的信号就越容易辐射(如微波电台可做成手机,而长波电台很多国家都做不出来),也就越容易干扰别的信号,而自身在导线上的传输质量却变得越差,因此能用低速芯片的尽量使用低速芯片。 现象四:为保证干净的电源,去偶电容是多多益善 点评:总的来说去偶电容越多电源当然会更平稳,但太多了也有不利因素:浪费成本、布线困难、上电冲击电流太大等。去偶电容的设计关键是要选对容量并且放对地方,一般的芯片手册都有争对去偶电容的设计参考,最好按手册去做。 现象五:信号匹配真麻烦,如何才能匹配好呢? 点评:总的原则是当信号在导线上的传输时间超过其跳变时间时,信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的,匹配的目的就是为 了使驱动端、负载端及传输线的阻抗变得接近,但能否匹配得好,与信号线在PCB上的拓扑结构也有很大关系,传输线上的一条分支、一个过孔、一个拐角、一个 接插件、不同位置与地线距离的改变等都将使阻抗产生变化,而且这些因素将使反射波形变得异常复杂,很难匹配,因此高速信号仅使用点到点的方式,尽可能地减 少过孔、拐角等问题。 五:可靠性设计 现象一:这块单板已小批量生产了,经过长时间测试没发现任何问题 点评:硬件设计和芯片应用必须符合相关规范,尤其是芯片手册中提到的所有参数(耐压、I/O电平范围、电流、时序、温度PCB布线、电源质量等),不能光 靠试验来验证。公司有不少产品都有过惨痛的教训,产品卖了一两年,IC厂家换了个生产线,咱们的板子就不转了,原因就是人家的芯片参数发生了点变化,但并 没有超出手册的范围。如果你以手册为准,那他怎么变化都不怕,如果参数变得超出手册范围了还可找他索赔(假如这时你的板子还能转,那你的可靠性就更牛 了)。 现象二:这部分电路只要要求软件这样设计就不会有问题 点评:硬件上很多电气特性直接受软件控制,但软件是经常发生意外的,程序跑飞了之后无法预料会有什么操作。设计者应确保不论软件做什么样的操作硬件都不应在短时间内发生永久性损坏。 现象三:用户操作错误发生问题就不能怪我了 点评:要求用户严格按手册操作是没错的,但用户是人,就有犯错的时候,不能说碰错一个键就死机,插错一个插头就烧板子。所以对用户可能犯的各种错误必须加以保护。 现象四:这板子坏的原因是对端的板子出问题了,也不是我的责任 点评:对于各种对外的硬件接口应有足够的兼容性,不能因为对方信号不正常,你就歇着了。它不正常只应影响到与其有关的那部分功能,而其它功能应能正常工作,不应彻底**,甚至永久损坏,而且一旦接口恢复,你也应立即恢复正常.  
4755 次阅读|4 个评论
物联网智能网关应用系统的一般设计方法
wiznetbj_594974420 2013-7-17 15:28
    随着互联网的日益普及、信息共享程度的要求不断提高,各种家电设备、仪器仪表以及工业生产中的数据采集与控制设别在逐步走向网络化,以便利用庞大的网络资源,实现分布式远程监控、信息交换与共享。物联网的发展更是为网络技术的应用起到了巨大的推动作用。     利用以太网实现远程控制系统,通过互联网共享以单片机应用系统为核心的小型嵌入式信息采集系统的信息,是物联网应用的关键内容。     单片机网络化应用系统的基本设计原则是:可靠性高、性能价格比高、操作简便以及设计周期短。     在进行物联网智能网关应用系统方案设计时,可以采用下述一般设计方法作为指导。 1. 确定系统功能与性能     由需求调查确定物联网智能网关应用系统的设计目标,这一目标包括系统功能与性能。系统功能主要由数据采集、数据处理、输出控制等。 2. 确定系统基本结构     物联网智能网关应用系统结构一般是以单片机为核心外部扩展相关电路的形式。确定了系统中的单片机、存储器分配以及输入/输出方式就可答题确定出物联网智能网关应用系统的基本组成。 ⑴单片机     在系统详细方案设计时,先要确定单片机的型号。所选单片机的型号不同,组成的系统结构也就不同。 ⑵存储器分配     不同的单片机具有不同的存储器组织。应根据应用系统的需要合理进行存储器的分配。 ⑶I/O方式     采用不同的输入/输出方式,对于单片机应用系统的软、硬件结构有直接的影响。在单片机应用系统中,常用的I/O方式主要有:无条件传送方式(同步传送方式)、查询方式、中断方式。 ⑷网络控制器     性能稳定,结构简单,编程易实现的网络控制器对于优化物联网智能网关应用系统起着关键性的作用。 物联网智能网关应用系统的工作模式可以分为两类,服务器端和客户端。无论工作于何种模式,都需要对以太网控制器进行网络参数配置,以实现最基本的物理连接(即能够ping通)。 3. 硬件设计     物联网智能网关应用系统硬件设计是围绕着单片机及网络控制器做外部功能扩展而展开的,其基本结构如图所示。   ⑵ 数据存储器     数据存储器用于暂时保存程序运行中的中间结果,一般由RAM 构成。大多数单片机都提供了小容量的片内数据存储器,只有当片内数据存储器不够用时才扩展外部数据存储器。无论是程序存储器还是数据存储器,存储器的设计原则是:在存储容量能够满足要求的前提下,尽可能减少存储芯片的数量。 ⑶ I/O接口     由于外设多种多样,使得单片机与外设之间的接口电路也各种不相同。因此,I/O接口常常是单片机应用系统中设计最复杂也是最困难的部分之一。 ⑷ 译码电路     当需要外部扩展电路时,常常需要设计译码电路。译码电路要尽可能简单,要求存储器空间分配合理,译码方式选择得当。 ⑸ 总线驱动器     如果单片机外部扩展的器件较多,负载过重,就要考虑设计总线驱动器。 ⑹ 抗干扰电路     针对可能出现的各种干扰,应考虑抗干扰电路的设计。在单片机应用系统中,一个不可缺少的抗干扰电路就是抗电源干扰电路。最简单的实现方法是在系统弱电部分(以单片机为核心)的电源入口处对地跨接1个100uf 左右的电容和1个0.1uf左右的电容,在系统内部各芯片的电源端对地跨接1个0.01~0.1uf的小电容。 4. 软件设计     软件是物联网智能网关应用系统中的一个重要组成部分,一般计算机应用系统的软件包括系统软件和用户软件,而物联网智能网关应用系统中的软件一般只有用户软件,即应用系统软件。软件设计的关键是确定软件应完成的任务及选择相应的软件结构。 ⑴任务确定     根据系统软、硬件的功能分工,确定出软件应完成什么功能。作为实现控制功能的软件应明确控制对象、控制信号及控制时序;作为实现处理功能的软件应明确输入是什么、要做什么样的处理(即处理算法)、产生何种输出。 ⑵ 软件结构     软件结构与程序设计技术密切相关。程序设计技术提供了程序设计的基本方法,最常用的程序设计方法是模块化程序设计。模块化程序设计具有结构清晰、功能明确、设计简便、程序模块可共享、便于功能扩展及便于程序维护等特点。为了编制模块程序,先要将软件功能划分为若干子功能模块,然后确定出各模块的输入、输出及相互间的联系。   节选自《物联网智能网关设计与应用》   感谢关注! 更多信息与我们交流:wiznetbj@wiznet.co.kr WIZnet中文主页: http://www.iwiznet.cn WIZnet企业微博:http://e.weibo.com/wiznet2012
1352 次阅读|0 个评论
硬件原理图设计规范
热度 2 snxhenry 2013-5-25 13:50
一.原理图格式标准: 原理图设计格式基本要求 : 清晰,准确,规范,易读.具体要求如下: 1.1 各功能块布局要合理,整份原理图需布局均衡.避免有些地方很挤,而有些地方又很松,同 PCB 设计同等道理 . 1.2 尽量将各功能部分模块化(如步进电机驱动、直流电机驱动,PG电机驱动,开关电源等), 以便于同类机型资源共享 , 各功能模块界线需清晰 . 1.3 接插口(如电源输入,输出负载接口,采样接口等)尽量分布在图纸的四周围 , 示意出实际接口外形及每一接脚的功能 . 1.4 可调元件(如电位器 ), 切换开关等对应的功能需标识清楚。 1.5 每一部件(如 TUNER,IC 等)电源的去耦电阻 / 电容需置于对应脚的就近处 . 1.6 滤波器件(如高 / 低频滤波电容 , 电感)需置于作用部位的就近处 . 1.7 重要的控制或信号线需标明流向及用文字标明功能 . 1.8 CPU 为整机的控制中心,接口线最多 . 故 CPU 周边需留多一些空间进行布线及相关标注 , 而不致于显得过分拥挤 . 1.9 CPU 的设置二极管需于旁边做一表格进行对应设置的说明 . 1.10 重要器件(如接插座 ,IC, TUNER 等)外框用粗体线(统一 0.5mm). 1.11 用于标识的文字类型需统一 , 文字高度可分为几种(重要器件如接插座 、IC、TUNER 等可用大些的字 , 其它可统一用小些的 ). 1.12 元件标号照公司要求按功能块进行标识 . 1.13 元件参数 / 数值务求准确标识 . 特别留意功率电阻一定需标明功率值 , 高耐压的滤波电容需标明耐压值 . 1.14 每张原理图都需有公司的标准图框 , 并标明对应图纸的功能 , 文件名 , 制图人名/ 确认人名 , 日期 , 版本号 . 1.15 设计初始阶段工程师完成原理图设计并自我审查合格后 , 需提交给项目主管进行再审核 , 直到合格后才能开始进行 PCB 设计 . 二.原理图设计标准参考: 2.原理图设计前的方案确认的基本原则: 2.1 详细理解设计需求,从需求中整理出电路功能模块和性能指标要求。 2.2 根据功能和性能需求制定总体设计方案,对CPU进行选型,CPU选型有以下几点要求: (1) 性价比高; (2) 容易开发:体现在硬件调试工具种类多,参考设计多,软件 资源丰富,成功案例多; (3) 可扩展性好。 2.3 针对已经选定的CPU芯片,选择一个与我们需求比较接近的成功参考设计, 2.4 根据需求对外设功能模块进行元器件选型,元器件选型应该遵守以下原则: a)普遍性原则:所选的元器件要是被广泛使用验证过的,尽量少使用冷门、偏门芯片,减少开发风险。 b)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,降低成本。 c)采购方便原则:尽量选择容易买到、供货周期短的元器件。 d)持续发展原则:尽量选择在可预见的时间内不会停产的元器件。 e)可替代原则:尽量选择pin to pin兼容芯片品牌比较多的元器件。 f)向上兼容原则:尽量选择以前老产品用过的元器件。 g)资源节约原则:尽量用上元器件的全部功能和管脚。 2.5 对选定的CPU参考设计原理图外围电路进行修改。 修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地按少数服从多数的原则,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计。 这是整个原理图设计过程中最关键的部分,必须做到以下几点: a)对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多。 b)开发人员一定要在广泛调查、学习和讨论的基础上做出最科学正确的决定。 c)如果是参考已有的老产品设计,设计中要留意老产品有哪些遗留问题,这些遗留问题与硬件哪些功能模块相关,在设计这些相关模块时要更加注意推敲,不能机械照抄原来设计。 2.6 硬件原理图设计还应该遵守一些基本原则,这些基本原则要贯彻到整个设计过程,虽然成功的参考设计中也体现了这些原则,但因为是“拼”出来的原理图,所以我们还要随时根据这些原则来设计审查原理图,这些原则包括: a)数字电源和模拟电源分割。 b)数字地和模拟地分割,单点接地,数字地可以直接接机壳地(大地),机壳必须接地,以保护用护人身安全 c)保证系统各模块资源不能冲突。 d)阅读系统中所有芯片的手册(一般是设计参考手册),看它们未用的输入管脚是否需要做外部处理,是要上拉、下拉,还是悬空,如果需要上拉或下拉,则一定要做相应处理,否则可能引起芯片内部振荡,导致芯片不能正常工作。 e)在不增加硬件设计难度的情况下尽量保证软件开发方便,或者以较小的硬件设计难度来换取更多方便、可靠、高效的软件设计。 f)功耗问题,设计时尽量降低功耗。 g)产品散热问题,可以在功耗和发热较大的芯片增加散热片或风扇,产品机箱也要考虑这个问题,不能把机箱做成保温盒,电路板对“温室”是感冒的。 2.7 硬件原理图设计完成之后,设计人员应该按照以上步骤和要求首先进行自审,然后再提交给他人审核,其他审核人员同样按照以上要求对原理图进行严格审查,如发现问题要及时进行讨论分析,分析解决过程同样遵循以上原则和步骤。
504 次阅读|0 个评论
硬件原理图设计规范
snxhenry 2013-5-25 13:49
一.原理图格式标准: 原理图设计格式基本要求 : 清晰,准确,规范,易读.具体要求如下: 1.1 各功能块布局要合理,整份原理图需布局均衡.避免有些地方很挤,而有些地方又很松,同 PCB 设计同等道理 . 1.2 尽量将各功能部分模块化(如步进电机驱动、直流电机驱动,PG电机驱动,开关电源等), 以便于同类机型资源共享 , 各功能模块界线需清晰 . 1.3 接插口(如电源输入,输出负载接口,采样接口等)尽量分布在图纸的四周围 , 示意出实际接口外形及每一接脚的功能 . 1.4 可调元件(如电位器 ), 切换开关等对应的功能需标识清楚。 1.5 每一部件(如 TUNER,IC 等)电源的去耦电阻 / 电容需置于对应脚的就近处 . 1.6 滤波器件(如高 / 低频滤波电容 , 电感)需置于作用部位的就近处 . 1.7 重要的控制或信号线需标明流向及用文字标明功能 . 1.8 CPU 为整机的控制中心,接口线最多 . 故 CPU 周边需留多一些空间进行布线及相关标注 , 而不致于显得过分拥挤 . 1.9 CPU 的设置二极管需于旁边做一表格进行对应设置的说明 . 1.10 重要器件(如接插座 ,IC, TUNER 等)外框用粗体线(统一 0.5mm). 1.11 用于标识的文字类型需统一 , 文字高度可分为几种(重要器件如接插座 、IC、TUNER 等可用大些的字 , 其它可统一用小些的 ). 1.12 元件标号照公司要求按功能块进行标识 . 1.13 元件参数 / 数值务求准确标识 . 特别留意功率电阻一定需标明功率值 , 高耐压的滤波电容需标明耐压值 . 1.14 每张原理图都需有公司的标准图框 , 并标明对应图纸的功能 , 文件名 , 制图人名/ 确认人名 , 日期 , 版本号 . 1.15 设计初始阶段工程师完成原理图设计并自我审查合格后 , 需提交给项目主管进行再审核 , 直到合格后才能开始进行 PCB 设计 . 二.原理图设计标准参考: 2.原理图设计前的方案确认的基本原则: 2.1 详细理解设计需求,从需求中整理出电路功能模块和性能指标要求。 2.2 根据功能和性能需求制定总体设计方案,对CPU进行选型,CPU选型有以下几点要求: (1) 性价比高; (2) 容易开发:体现在硬件调试工具种类多,参考设计多,软件 资源丰富,成功案例多; (3) 可扩展性好。 2.3 针对已经选定的CPU芯片,选择一个与我们需求比较接近的成功参考设计, 2.4 根据需求对外设功能模块进行元器件选型,元器件选型应该遵守以下原则: a)普遍性原则:所选的元器件要是被广泛使用验证过的,尽量少使用冷门、偏门芯片,减少开发风险。 b)高性价比原则:在功能、性能、使用率都相近的情况下,尽量选择价格比较好的元器件,降低成本。 c)采购方便原则:尽量选择容易买到、供货周期短的元器件。 d)持续发展原则:尽量选择在可预见的时间内不会停产的元器件。 e)可替代原则:尽量选择pin to pin兼容芯片品牌比较多的元器件。 f)向上兼容原则:尽量选择以前老产品用过的元器件。 g)资源节约原则:尽量用上元器件的全部功能和管脚。 2.5 对选定的CPU参考设计原理图外围电路进行修改。 修改时对于每个功能模块都要找至少3个相同外围芯片的成功参考设计,如果找到的参考设计连接方法都是完全一样的,那么基本可以放心参照设计,但即使只有一个参考设计与其他的不一样,也不能简单地按少数服从多数的原则,而是要细读芯片数据手册,深入理解那些管脚含义,多方讨论,联系芯片厂技术支持,最终确定科学、正确的连接方式,如果仍有疑义,可以做兼容设计。 这是整个原理图设计过程中最关键的部分,必须做到以下几点: a)对于每个功能模块要尽量找到更多的成功参考设计,越难的应该越多。 b)开发人员一定要在广泛调查、学习和讨论的基础上做出最科学正确的决定。 c)如果是参考已有的老产品设计,设计中要留意老产品有哪些遗留问题,这些遗留问题与硬件哪些功能模块相关,在设计这些相关模块时要更加注意推敲,不能机械照抄原来设计。 2.6 硬件原理图设计还应该遵守一些基本原则,这些基本原则要贯彻到整个设计过程,虽然成功的参考设计中也体现了这些原则,但因为是“拼”出来的原理图,所以我们还要随时根据这些原则来设计审查原理图,这些原则包括: a)数字电源和模拟电源分割。 b)数字地和模拟地分割,单点接地,数字地可以直接接机壳地(大地),机壳必须接地,以保护用护人身安全 c)保证系统各模块资源不能冲突。 d)阅读系统中所有芯片的手册(一般是设计参考手册),看它们未用的输入管脚是否需要做外部处理,是要上拉、下拉,还是悬空,如果需要上拉或下拉,则一定要做相应处理,否则可能引起芯片内部振荡,导致芯片不能正常工作。 e)在不增加硬件设计难度的情况下尽量保证软件开发方便,或者以较小的硬件设计难度来换取更多方便、可靠、高效的软件设计。 f)功耗问题,设计时尽量降低功耗。 g)产品散热问题,可以在功耗和发热较大的芯片增加散热片或风扇,产品机箱也要考虑这个问题,不能把机箱做成保温盒,电路板对“温室”是感冒的。 2.7 硬件原理图设计完成之后,设计人员应该按照以上步骤和要求首先进行自审,然后再提交给他人审核,其他审核人员同样按照以上要求对原理图进行严格审查,如发现问题要及时进行讨论分析,分析解决过程同样遵循以上原则和步骤。
287 次阅读|0 个评论
基于以太网的电力智能监控终端的研究
wiznetbj_594974420 2012-10-15 11:31
  The Study of the Intelligent Monitoring Terminal for Power System Based On Ethernet   今天我给大家介绍一篇来自万方数据期刊里面的一篇学术论文。本文介绍了一种基于以太网的电力智能监控终端系统。该系统以16位单片机XAS3为核心处理器,利用W3100进行TCP/IP协议转换,实现设备网络化功能。系统中各种功能模块通过现场总线与主处理模块进行数据交换,系统通过以太网与调度系统通讯,实现对变电站内设备的远程监控。文中重点介绍如何利用W3100进行TCP/IP协议转换,实现系统以太网通讯功能,并给出了具体的软硬件设计。   阅读论文内容   想了解更多有关TCP/IP协议栈芯片的信息,欢迎大家随时与我联系,谢谢关注!  
236 次阅读|0 个评论
故事之硬件之美
nasdfg_170192997 2012-7-26 22:11
小张,大学毕业后就进了现在的公司上班,凭能力到一线城市肯定能找到一个更好的公司,待遇也肯定比现在的要好,但他放弃了其他的选择。 在学校里,小张是做硬件出身,或者说对硬件设计更感兴趣。在他的眼里,硬件就像是画家手中的图画,每一条线条就像是画中的那一笔,每一个元件就像是画中的实物,那么的栩栩如生,那么的生动形象,惟妙惟肖,每一次看到制作精致的板子就会像欣赏一件艺术珍品一样,细细地端详好一阵子,好似见到了挚爱的情人,久久不能释怀,又好似嗜酒的人闻到了陈年的酒香,如痴如醉。用他的话说,就是此身与硬件是紧紧地联系在了一起,或是为了硬件设计而生的,仿佛他天生就有一种做硬件设计的天赋。 在学校里,只要一有机会他就会把时间花在硬件设计相关的事情上,达到了痴迷的程度,能为了布置的项目任务设计一款板子,花上几天或一周甚至更长的时间来倒腾那些设计,有时睡觉快睡着了,突然来了灵感又马上起床来倒腾那些画好的板子。在他的眼里,那些板子上的元件就像是人一样,是有生命的活物。硬件设计就像是中药医生一样,是需要进行经验积累了,也就是说越老的设计者在设计相同的任务时可能采用的元件花费更少功能更优,这就好比中药医生一样,年老的中药医生在看病时用药更准确更低廉更常见。在他的生活中,他不能想象不进行这样思考后的生活,也没有想过不进行硬件设计后的生活,因为在他的眼中只有硬件生活,其他的生活是不会发生的。(未完待续)
349 次阅读|0 个评论
硬件工程师电路设计必须紧记的十大要点(转帖)
热度 5 yueleilei2004_790049340 2012-2-20 21:17
一、电源是系统的血脉,要舍得成本,这对产品的稳定性和通过各种认证是非常有好处的。 1.尽量采用∏型滤波,增加10uH电感,每个芯片电源管脚要接104旁路电容; 2.采用压敏电阻或瞬态二极管,抑制浪涌; 3.模电和数电地分开,大电流和小电流地回路分开,采用磁珠或零欧电阻隔开; 4.设计要留有余量,避免电源芯片过热,攻耗达到额定值的50%要用散热片。 二、输入IO记得要上拉; 三、输出IO记得核算驱动能力; 四、高速IO,布线过长采用33殴电阻抑制反射; 五、各芯片之间电平匹配; 六、开关器件是否需要避免晶体管开关时的过冲特性; 七、单板有可测试电路,能独立完成功能测试; 八、要有重要信号测试点和接地点; 九、版本标识; 十、状态指示灯。 如果每次的原理图设计,都能仔细的核对上面十点,将会提高产品设计的成功率,减少更改次数,缩短设计周期。
1646 次阅读|5 个评论
自我培训计划
热度 8 yzhu05_597603602 2011-1-6 11:08
     最近老板通知我们每个人准备新的一年的自我培训计划,按照他的理解,每个人应该对自己的职业生涯有一定的了解,对自我的培训有更为直接与迫切的需求。公司内的培训在此不表,偶然间看到SAE工程师协会也会定期举办一些培训,只不过门票是不菲的。在此把一些有意思的整理在这里,望梅止渴吧(请大家不要去对比SAE China的培训了,太不给力了)。 有关电动车与混合动力车的培训(看看目录还是满有意思的) C0511 : Fundamentals of Hybrid Electric Vehicles ACAD05 Hybrid and Electric Vehicle Engineering Academy Basic Hybrid and Electric Vehicle Safety Webinar WB0941 Principles of Electric Drives Webinar Hybrid and Electric Vehicles: Current Production, Future Strategies Webinar Introduction to Hybrid Powertrains Webinar C0626 Introduction to Hybrid and Electric Vehicle Battery Systems C1029 Power Electronics for EV, HEV and PHEV Applications C1045 Energy Efficient Motor Drives and Power Electronics for EV, HEV, and PHEV Applications C1028 Energy-Efficient Motor Drives for EV, HEV, and PHEV Applications C1019 : Safe Handling of High Voltage Battery Systems C0616 : Automotive Powertrain and Battery Cooling Airflow Systems  A Vehicle Perspective  做汽车电子的朋友可以参看: C0525 Control Systems Simplified C0120 Controller Area Network (CAN) for Vehicle Applications C0306 Distributed Automotive Embedded Systems 97017 Electronics Packaging Thermal Mechanical Design and Analysis C0922 Embedded Control Systems Design Workshop C0835 Fundamentals of Shielding Design for EMC Compliance C0136 In-Vehicle Networking with LIN and FlexRay Applications C0806 Model Based Design  Delivering Quality Electronic Products Faster C0315 Introduction to Brake Control Systems:  ABS, TCS, and ESC 工程设计方法 (转下页)                                        
1670 次阅读|8 个评论
汽车电子的硬件设计需求
热度 6 yzhu05_597603602 2011-1-5 14:24
在电子工程专辑上看到博主Rocky的一篇关于通信行业硬件设计的一篇文章,感叹不同行业之间考虑的问题是相似的,只是环境条件不同,功能有差异,可靠性要求有差异。甚至是汽车电子内部的不同产品之间的硬件设计,也略有些偏重方向上的差异。 汽车电子的分支有很多,底盘和发动机控制方向偏向于系统控制,能量转换单元偏向于开关电源的优化还有娱乐类的电子产品与消费电子的重合区间较多一些。而与旧日同事的工作内容的交流,大概也印证着着不同分支不同发展。 1.功耗 现在了解下来,12V铅酸电池的容量大概在50~100Ah。这里所说的功耗,不仅仅是指工作时候的功耗,也包括待机功耗。前者见于娱乐系统,万一把汽车玩没电了,发动不起来就搞笑了。前几天做过一个实验,用15V150A的电源是无法发动汽车的,启动时候需要的瞬时功率是非常高的,也对电池的容量提出了较高的要求。而休眠的功耗将直接决定汽车的存放天数,虽说电子设备越来越多,但是少于1个月就无法发动还是让人无法接受。特别是将来的PHEV和EV,电压一低,主继电器都无法吸合了。 2.可靠性 与通信设备(相信还是要细分为家庭用,野外用的)相比,恶劣的条件和与安全相关的属性,以及人们越来越高的保修期的要求(韩国车企在美国的终身保修政策实在让人觉得很有压力),使得所有模块的开发模式都可能受到一定的改变。MTBF和功能故障DFMEA的结合使用,使得整个设计需要更为的全面。 3.热设计与热分析 VOLT配置了三套冷却系统,相信功率转换单元越来越多的使用,将会加大对于整个模块热分析与热设计的难度。当然当热累积到一定程度,就得考虑从整个车里面排出去,器件级别的散热设计反而相对而言比较简单(按照以前的计算和仿真结果,一般大功率应用中IGBT和MOSFET值得注意,其他的只要选好了合适的LDO一般问题不大)。 4.器件采购与成本控制 有趣的是,本土的公司,都往往使用最好的芯片。这是以前从BYQ同事告诉我的,都用好东西才可能不会出错,至少芯片一级可以提供支持和保证。先天的就去削减一些测试的费用,实际上降成本的前提,就是需要得到每个器件的stress和margin,才能进行技术成本优化。没有金刚转,别揽瓷器活。 5.DFM和DFT 要是不能生产或者出厂了一些不合格品,代价会是让人震惊。因此EOL的设备的造价往往高的吓人。有些地方处于成本的考虑,还得在下线之前calibration之后才能使用。 6.EMC和EMI 我以前觉得电子模块的EMC和EMI挑战很大,现在发现源头可能是汽车上那么多线束。由于有着诸多的感性负载和分布性的特点,上次电源供应商问我12V电池本身出来是否有纹波?让我觉得很诧异,到了车上,从哪些地方传导耦合或者空间耦合过来一定幅度的噪声都别觉得奇怪,未来电气化的车子更是如此。其实整车级别的EMC才麻烦呢,君不见都是一辆辆打包出去测试滴。 7.法规和标准 我现在才发现有那么多的标准,地区的,行业的,国际的,国家的;主要以测试标准为主,还有安全标准等,前面有过一些介绍。幸好,国内的始终是最容易过的,如果大家想这么没追求的话。 8.电源设计 这块确实是一个较大的问题,面对着越来越集成的系统,传统的LDO好像有些变化了。与Rocky相同的观点也是,遇到模拟信号采集的时候,电源的误差与干扰本身也是需要考虑进去的,如果某些模拟传感器线束太长,可能需要对地线也做一些考虑。 9.噪声和振动 继电器,大电感和其他磁性元件,都是可能发声的。而且后两者对振动也是相对敏感的,未来电气化的过程中将会使用大量的平板变压器和大电感,相信这块是设计的重灾区。 对原本的11条观点做了一些叙述吧,我感觉在以前该说的已经说了一两次了,该写的已经写了一两次。希望自己以一个产品/系统工程师的角度来关注和诠释硬件设计方法,祝岩兄在此路上走得愉快些,以前的硬件组的同事们一切顺利。 推荐Rocky博主的三篇文章: 通信设备硬件工程师应该具备的基本能力和知识-1 通信设备硬件工程师应该具备的基本能力和知识-2 Rocky原创:什么是硬件设计?
2422 次阅读|6 个评论
硬件设计的过程中存在的问题
热度 12 yzhu05_597603602 2010-7-30 17:17
这段时间在和同事讨论问题,其实我们的设计到底思路和顺序是什么样的。 我们目前所有的设计,几乎都是这样形成的,按照原有的设计(这里的原有设计,一般是国外的相同产品抄板或者公司转移的,IC厂家提供的设计方案),然后按照这个设计修修改改。可能大多数人认为这样站在巨人的肩膀上,我们可以设计出来更好的东西。我觉得,恰恰是这种现成的,改进的设计过程,会让设计变得非常糟糕。 为什么呢,很清楚的一点是,如果你有一个设计,几乎所有人都在想,“他们”(设计方案提供者)就是这样做的,我们也可以这样做,这会带来很多很致命的后果。就像一个黑箱子,你知道它可以工作,里面是什么样的情况,你不知道。就算我们更进一步,搞明白了他的工作原理,我们仅仅只是走出了一小步,想要明白别人的设计理念是很痛苦的事情,因为你只能去猜,这里面有好的设计也有很多差的设计,如果对着一个有缺陷的设计去逆推,去解构,你大概永远找不出问题来。 我的以前的大部分工作,就是逆推,去思考为什么美国人,西班牙人,德国人设计不相同,为什么明明是一个简单的电路,设计的值不相同。深入进去发现,要求不相同(标准和客户要求),软件也不相同。因此从一个别人的设计,到自己的设计,再到打破原有的设计思路,融入自己的Idea,这其实是一个很漫长的过程,等于从无到有,你要证明每个选值都是有道理的。 这里我要说明,有一组参考值,去验证它们正确,和没有参考值,去选择摸索设计值,这个难度差的不是一点点,但就是因为有后面这个正向的过程,才可能有更多的创新,才有更多的想法。而且对于一个设计师来说,他需要考虑和协调的东西非常多,需要在各种边界之中回转考虑(这里的边界有客户的要求,有国际的标准),能够把所有的东西统筹考虑,就不是一两年的功夫可以做到的。因此国外的很多工程师才显得做事情要慎重,显得没有效率。 我有个初步的想法,希望大家可以帮我提一些意见,我想从汽车电子的设计方法入手(简单的介绍所有应用的方法,如WCCA,FTA,DFMEA,RPA,Thermal,SIMULATION)和设计的环境边界(简单介绍各种电气,机械,气候,EMC要求),针对最简单而通用的汽车电子的电路(电源,输入接口,输出接口,通讯接口)开始分析完整的电路设计的正向推导(计算,仿真),最后涉及其他具有代表性的模拟电路设计(开关电源和信号调理),最后提取典型的元件在使用的时候注意的地方:电阻,电容,LDO,运放,二极管,三极管,MOS/HSD/LSD,运放,单片机,通过一些Lesson Learn的例子给大家吸取教训。希望大家可以给我提一些意见。
3235 次阅读|12 个评论
硬件设计的过程
热度 2 yzhu05_597603602 2010-1-28 10:50
这段时间在和同事讨论问题,其实我们的设计到底思路和顺序是什么样的。    我们目前所有的设计,几乎都是这样形成的,按照原有的设计(这里的原有设计,一般是国外的相同产品抄板或者公司转移的,IC厂家提供的设计方案),然后按 照这个设计修修改改。可能大多数人认为这样站在巨人的肩膀上,我们可以设计出来更好的东西。我觉得,恰恰是这种现成的,改进的设计过程,会让设计变得非常 糟糕。为什么呢,很清楚的一点是,如果你有一个设计,几乎所有人都在想,“他们”(设计方案提供者)就是这样做的,我们也可以这样做,这会带来很多很致命 的后果。就像一个黑箱子,你知道它可以工作,里面是什么样的情况,你不知道。就算我们更进一步,搞明白了他的工作原理,我们仅仅只是走出了一小步,想要明 白别人的设计理念是很痛苦的事情,因为你只能去猜,这里面有好的设计也有很多差的设计,如果对着一个有缺陷的设计去逆推,去解构,你大概永远找不出问题 来。   我的以前的大部分工作,就是逆推,去思考为什么美国人,西班牙人,德国人设计不相同,为什么明明是一个简单的电路,设计的值不相同。深入进去发现,要求不 相同(标准和客户要求),软件也不相同。因此从一个别人的设计,到自己的设计,再到打破原有的设计思路,融入自己的Idea,这其实是一个很漫长的过程, 等于从无到有,你要证明每个选值都是有道理的。   这里我要说明,有一组参考值,去验证它们正确,和没有参考值,去选择摸索设计值,这个难度差的不是一点点,但就是因为有后面这个正向的过程,才可能有更多 的创新,才有更多的想法。而且对于一个设计师来说,他需要考虑和协调的东西非常多,需要在各种边界之中回转考虑(这里的边界有客户的要求,有国际的标 准),能够把所有的东西统筹考虑,就不是一两年的功夫可以做到的。因此国外的很多工程师才显得做事情要慎重,显得没有效率。
1405 次阅读|2 个评论
广告