tag 标签: 硬件工程师

相关帖子
相关博文
  • 热度 5
    2017-6-4 16:45
    2760 次阅读|
    0 个评论
    **本文你可以获得什么? 实际工程应用中常用的MOS管电路(以笔记本主板经典电路为例); 学到实际系统中用到的开关电路模块以及MOS管非常重要的隔离电路(结合IIC的数据手册和笔记本主板应用电路); MOS管寄生体二极管,极性判断?** 1. MOS管开关电路 学习过模拟电路的人都知道三极管是流控流器件,也就是由基极电流控制集电极与发射极之间的电流;而MOS管是压控流器件,也就是由栅极上所加的电压控制漏极与源极之间电流。 MOSFET管是FET的一种,可以被制造为增强型或者耗尽型,P沟道或N沟道共四种类型,但实际应用的只有增强型的N沟道MOS管和增强型的P沟道MOS管。实际应用中,NMOS居多。 图1 左边是N沟道的MOS管,右边是P沟道的MOS管 寄生二极管的方向如何判断呢? 它的判断规则就是对于N沟道,由S极指向D极;对于P沟道,由D极指向S极。 如何分辨三个极? D极单独位于一边,而G极是第4PIN。剩下的3个脚则是S极。 它们的位置是相对固定的,记住这一点很有用。 请注意:不论NMOS管还是PMOS管,上述PIN脚的确定方法都是一样的。 MOS管导通特性 导通的意思是作为开关,相当于开关闭合。 NMOS的特性:Vgs大于某一值管子就会导通,适合用于源极接地时的情况(低端驱动),只要栅极电压达到4V就可以了。 PMOS的特性:Vgs小于某一值管子就会导通,适合用于源极接VCC时的情况(高端驱动)。 下图是MOS管开关电路,输入电压是Ui,输出电压是Uo。 当Ui较小时,MOS管是截止的, Uo=Uoh=Vdd; 当Ui较大时,MOS管是导通的, Uo =Ron/(Ron+Rd)*Vdd,由于RonRd,所以输出为低电平,即Uo=0。 应用实例: 以下是某笔记本主板的电路原理图分析,在此mos管是开关作用: PQ27控制脚为低电平,PQ27截止,而右侧的mos管导通,所以输出拉低; 电路原理分析: PQ27控制脚为高电平,PQ27导通,所以其漏极为低电平,右侧的mos管处于截止状态,所以输出为高电平。 整体看来,两个管子的搭配作用就是高低电平的切换,这个电路来自于笔记本主板的电路,但是这个电路模块也更常见于复杂电路的上电时序控制模块,GPIO的操作模块等等应用中。 2. MOS管的隔离作用 MOS管实现电压隔离的作用是另外一个非常重要且常见的功能,隔离的重要性在于:担心前一极的电流漏到后面的电路中,对电路系统的上电时序,处理器或逻辑器件的工作造成误判,最终导致系统无法正常工作。因此,实际的电路系统中,隔离的作用非常重要。 比如,上下两个图就是通过源极的高低电平来控制MOS管的通断,来实现信号电平的隔离,因为MOS管有体二极管,并且是反向的,所以并不会有信号通过MOS管漏过去。这是一个非常经典的电路,并且可以通过搭配衍生出很多实用的电路。 比如,下面这个IIC总线中电平转换电路,其实跟上面的电路存在极大的相似性。 电路分析: SDA1为高电平(3V3)时,TR1截止,SDA2输出为高电平(5V); SDA1为低电平(0V)时,TR1导通,SDA2输出为低电平。 总结: 在笔记本主板上用到的NMOS可简单分作两大类: 信号切换用MOS管: Ug比Us大3V---5V即可,实际上只要导通即可,不必须饱和导通。比如常见的:2N7002,2N7002E,2N7002K,2N7002D,FDV301N。 电压通断用MOS管: Ug比Us应大于10V以上,而且开通时必须工作在饱和导通状态。常见的有:AOL1448,AOL1428A,AON7406,AON7702, MDV1660,AON6428L,AON6718L 上面的电路是一个很好用的电路,好在哪?其实可以不用R73和C566, 但一般都会加上,有什么样的优点,值得思考(欢迎分析)!
  • 热度 6
    2017-5-28 10:28
    4045 次阅读|
    2 个评论
    **本文你可以获得什么? 学会实际工程应用中常用的三极管电路(以英特尔公司经典电路为例); 学到推挽电路,并且了解非常重要的拉电流和灌电流的来源及概念; 数字集成电路畅行的年代,为什么还需要学习模拟知识,背后的逻辑又是什么?** 晶体管或许可以说是整个电子信息系统以及集成电路的基石。三极管电路也是最为常见的电路模块,其应用也极为灵活。我记得前几年看过晶体管设计一书中,有一段话我一直印象很深刻,大致意思是说,如果想制作一个电路,只需要将几个IC组合起来,起振复位上电源大体就可以简单地完成了。 但是,如果掌握了晶体管和MOS管的相关知识后,对于电路系统的认识将会大为不同。因为,以IC为单位作为黑盒子来考虑,此时IC被一定程度上认为是理想器件,但是,以单个晶体管放大电路为例,电压增益是有限的,输入电流是以基极电流的形式存在并不是理想放大器的0电流,但是我们懂得晶体管后,我们可以知道其内部结构,通过内部结构,我们结合外部电路,能够帮助我们更好的理解分析,调试电路。 1. 三极管的开关电路 开关电路应用的普遍性就不用我多讲了。输入电压Vin控制三极管开关的开启(open) 与闭合(closed) 动作,当三极管呈开启状态时,负载电流便被阻断,反之,当三极管呈闭合状态时,电流便可以流通。详细的说,当Vin为低电压时,由于基极没有电流,因此集电极亦无电流,致使连接于集电极端的负载亦没有电流,而相当于开关的开启,此时三极管工作在截止(cut off)区。 同理,当Vin为高电压时,由于有基极电流流动,因此使集电极流过更大的放大电流,因此负载回路便被导通,而相当于开关的闭合,此时三极管工作在饱和区(saturation)。 图1 基本三极管开关 一般而言,可以假设当三极管开关导通时,其基极与射极之间是完全短路的。 应用实例: 下图是英特尔公司某块主板中电路图的一部分,就是一个典型的三极管应用电路。 图2 三极管开关电路应用实例 电路分析: 当A为高电平时,三极管1导通,所以输出B点跟发射极电平相同,为低电平;因为B为低电平,所以三极管2截止,输出C为高电平。 当A为低电平时,三极管1截止,所以输出B点为高电平;因为B为高电平,所以三极管2导通,输出C为低电平。 2. 三极管的推挽型射极跟随器 由于射极带负载电阻的射极跟随器,在输出很大电流时也就是阻抗较低情况时,输出波形的负半轴会被截去,不能得到完整的输出最大电压而失真。为提升性能并改善这个缺点将发射极负载电阻换成PNP管的射极跟随器电路称之为推挽射极跟随器。 【电路分析】 由于上边的NPN晶体管将电流“吐出来”给负载(对应推,source current),PNP晶体管从负载将电流“吸进来”(对应挽,sink current),所以称为推挽(push-pull)。但是此电路的缺点是在0V附近晶体管都截止,会产生交越失真。推挽电路以及拉电流、灌电流是实际工程系统中非常重要的概念,通过此电路学习理解此概念非常易懂。 交越失真是指正弦波的上下侧没有连接上的那部分,此失真的原因在于晶体管的基极都是连在一起的,所以基极电位是一样的。当输入信号在0V附近时,基极-发射极间没有电位差,因此没有基极电流的流动。也就是,此时两个晶体管都是截止的,并没有工作。 另外,即便是基极上加上了输入信号,对上侧在基极电位比发射极电位高0.6V以前,也不会工作。反之,对于下侧晶体管的基极只有比发射极低0.6V以后才能工作。所以,体现在波形上就会产生一个交越失真的盲区。 不过,此电流稍加修改就是一个很好用的电路了,思路很简单,用两个二极管在每个晶体管的基极上加上大概0.6V的二极管的正向压降--补偿电压,就可以抵消晶体管的盲区了。如下图所示: 此电路用两个二极管的压降抵消晶体管的基极-发射极间的电压Vbe,可以认为晶体管的空载电流几乎为0。所以当不存在信号时,就也没有晶体管的发热问题。顺便提一下,这个电路中在输出状态总有一个晶体管处于截止状态的电路称之为B类放大器,举一反三的,如果只有一个管子且晶体管常进行工作的电路称之为A类放大器。 这样一来,射极跟随器-推挽电路-拉电流,灌电流-A类放大器,B类放大器,这些知识就可以串起来了,那么有没有想过同样非常常用的D类放大器?又有什么样的特点呢?
  • 热度 2
    2017-5-23 20:01
    2003 次阅读|
    1 个评论
    1. 续流二极管的另一种用法 另外一般也主要利用续流二极管用作抑制瞬态。当流经一个电感器件的电流被突然关断时,根据电磁理论,突然消失的磁场将会在电感线圈上产生一个高电压脉冲,这个高电压脉冲瞬态幅值或许可以达到几千伏,这对系统来说是灾难,并且尤其在继电器线圈中更为常见。此时,工程上常见的做法是用一个续流二极管并联在继电器线圈的两端,以便给高压脉冲提供一个短路通道来保护系统,通过续流二极管的泄放通道保护继电器,器件选取上,需要具有足够的功率。 图1 续流二极管的作用 上图右侧是续流二极管一个更为实用的例证,通过继电器旁边的二极管保护继电器,放在晶体管旁边的续流二极管则是保护晶体管,避免晶体管在关断时继电器因为磁场感应而被损坏。 2. 二极管用作ESD保护(击穿特性) ESD保护有很多备选器件,通常会采用压敏电阻和瞬态二极管。也就是我们常说的VDR和TVS。这个更多的是一些对外的接口用得多,是选便宜点得压敏电阻还是瞬态二极管,这个需要好好了解下各自的性能。对于同样选择压敏电阻,是抑制瞬态的多还是周期性大信号的多,也是有所不同的。这里多说一点,作开发和作产品最大的不同,就是产品对于空间和成本的要求了,尤其对于追求极致的移动设备。或许,可以慢慢认为ESD的保护可以看作是续流二极管用作抑制瞬态的一种变种用法,作为硬件工程师,多多思考往往可以把知识串起来,也很有趣。 图2 VARISTOR的特性曲线以及作用 USB中由于接口是可热插拔的,所以比较容易因为不可避免的人为因素导致静电损坏器件,比如挂机hang,烧板等,如果cpu的ESD保护比较弱,那么大概率会损坏CPU,实际调试中碰到过类似状况,所以使用USB接口的电路需要加入ESD保护器件,如下图所示,同时不要忽略电源pin上也要有ESD保护器件,并且从成本考虑信号上ESD与电源上ESD一般不是一个型号,大家可以考虑原因。 图3 USB的ESD保护 一般来说,电源线上一般采用工作电压略高于5V的,电容一般为几十甚至100多的压敏电阻连到屏蔽线上。而差分线上因为速率高达480Mbps,此时需要电容很小的ESD器件,才能满足。原因时,较大的电容能使数据信号波形劣化,甚至导致位错误。因此需要电容低的器件,可以通过波形来看电容大小对波形的影响。 图4 不同的电容值对USB信号影响 3. 开关二极管 二极管在正向电压作用下电阻很小,处于导通状态,相当于一只接通的开关;在反向电压作用下,电阻很大,处于截止状态,如同一只断开的开关。利用二极管的开关特性,可以组成各种逻辑电路。 图5 二极管构成开关电路 如果有兴趣,大家可以了解一下PIN二极管,这种二极管主要用作射频和微波的开关。在射频电路中,开关是极为讲究的,需要专门的技术的技术来减少信号的衰减,即使暂时用不到,有时间研究一下也乐在其中。
  • 热度 4
    2017-5-23 13:48
    2543 次阅读|
    2 个评论
    二极管是最基本的电路器件,硬件工程师经常使用,但你未必能用对,未必能用好。 比如说大家都知道接口部分一般都需要ESD保护,其实TVS瞬变电压抑制二级管用作ESD保护就极为讲究,对于USB3.0, HDMI接口等高速器件,要特别关注TVS管上的结电容参数,一般根据信号速率选取几个pf,如果电容值过大,电路将无法正常工作,但是对于一般的低速接口或者电源管脚,此时可以选择寄生电容值大的TVS管,因为更便宜,控制BOM的成本也是硬件工程师的重要职责,数据手册中结电容如下图一所示。 实际的工程实际中,二极管常用于交流电压转换成直流电压电路中,也常常用来做稳压电路,限幅电路,续流电路,挑几个常见且重要的电流来分析一下。 *图1 TVS管中结电容的参数情况* 二极管的作用就如同是一个电流的单向门。当二极管的阳极相对于阴极为正电压时,二极管允许电流通过,而当极性相反后,二极管不允许电流通过。 图2 二极管符号及种类 #1. 二极管作用的类比水流模拟 课本中经常将电压比作水压来模拟,同样二极管的功能也可以类似水流来模拟。二极管相对电流就像是一个单向阀门,比如下图的正向偏置时,只要偏置电压超过阈值电压,阀门就会打开,水流可以顺利流下来;对于反向偏置时,阀门无法打开,没有水流流过。 图3 二极管的类比以及IV曲线 以上,右图是二极管最为重要的IV曲线,基本上用到所有的二极管都需要重点开此图,从上图可以清楚看出,不管二极管的正向电流或者反向电压都不能超过额定值,否则会损坏。 #2. 整流二极管 利用二极管单向导电性,可以把方向交替变化的交流电变换成单一方向的脉动直流电。 图4 AC/DC转换电路简图 #3. 续流二极管 在开关电源的电感中和继电器等感性负载中起续流作用,这个功能非常实用。 在图5中,开关A和开关B分别利用PFET和NFET开关实现,构成一个同步降压调节器。“同步”一词表示将一个FET用作低端开关。用肖特基二极管代替低端开关的降压调节器称为“异步”(或非同步)型。处理低功率时,同步降压调节器更有效,因为 FET 的压降低于肖特基二极管,主要由Rds(on)决定。然而,当电感电流达到0时,如果底部FET未释放,同步转换器的轻载效率会降低,而且额外的控制电路会提高IC的复杂性和成本。肖特基二极管可以用作续流二极管,肖特基的PN结比较特殊,这使它具有非常小的结电容,存储电荷很少,因此这种结具有非常快的开关速度,可以用于高速嵌位。肖特基二极管特长是:开关速度非常快,反向恢复时间特别短。因此,能制作开关二极管低压大电流整流二极管。 图5 降压稳压器BUCK电路中肖特基二极管的使用 图6中,开关A和B已分别使用内部NFET和外部肖特基二极管,从而形成异步升压调节器。对于需要负载隔离和低关断电流的低功耗应用,可添加外部FET。 图6 升压调节器BOOST电路中肖特基二极管的使用 顺便提一下,整流MOS管开通,关断所产生的纹波是主要噪声源之一。开关管开通关断都会有一个上升时间和下降时间,在电路中会引起同频的噪声。输出回路的电感也会随着充电放电产生一个噪声,同时也会有漏感产生。而解决办法就是: 用合适的滤波器滤除。 在MOS管外加肖特基二极管,反向恢复时间很短,可以降低损耗。 图7 同步整流器BUCK电路的基本框图
  • 2017-3-1 15:28
    674 次阅读|
    0 个评论
    一个好的硬件工程师实际上就是一个项目经理,你需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,你需要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。” 基本知识   1) 基本设计规范   2) CPU基本知识、架构、性能及选型指导   3) MOTOROLA公司的PowerPC系列基本知识、性能详解及选型指导   4) 网络处理器的基本知识、架构、性能及选型   5) 常用总线的基本知识、性能详解   6) 各种存储器的详细性能介绍、设计要点及选型   7) Datacom、Telecom领域常用物理层接口芯片基本知识,性能、设计要点及选型   8) 常用器件选型要点与精华   9) FPGA、CPLD、EPLD的详细性能介绍、设计要点及选型指导   10) VHDL和Verilog HDL   11) 网络基础   12) 国内大型通信设备公司硬件研究开发流程   2、熟练掌握并使用业界最新、最流行的专业设计工具   1) ViewDraw,PowerPCB,Cam350   2) OrCad, Allegro;AD;PADS 3)各种电路仿真工具   4) 学习熟练使用VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、等工具;   5) FPGA设计工具,各个厂家的。 一、硬件总体设计 启动一个硬件开发项目,原始的推动力会来自于很多方面,比如市场的需要,基于整个系统架构的需要,应用软件部门的功能实现需要,提高系统某方面能力的需要等等,所以作为一个硬件系统的设计者,要主动的去了解各个方面的需求,并且综合起来,提出最合适的硬件解决方案。 比如A项目的原始推动力来自于公司内部的一个高层软件小组,他们在实际当中发现原有的处理器板IP转发能力不能满足要求,从而对于系统的配置和使用都会造成很大的不便,所以他们提出了对新硬件的需求。根据这个目标,硬件方案中就针对性的选用了两个高性能网络处理器,然后还需要深入的和软件设计者交流,以确定内存大小,内部结构,对外接口和调试接口的数量及类型等等细节,比如软件人员喜欢将控制信令通路和数据通路完全分开来,这样在确定内部数据走向的时候要慎重考虑。 项目开始之初是需要召开很多的讨论会议的,应该尽量邀请所有相关部门来参与,好处有三个,第一可以充分了解大家的需要,以免在系统设计上遗漏重要的功能,第二是可以让各个部门了解这个项目的情况,提早做好时间和人员上协作的准备,第三是从感情方面讲,在设计之初各个部门就参与了进来,这个项目就变成了大家共同的一个心血结晶,会得到大家的呵护和良好合作,对完成工作是很有帮助的。 掌握硬件总体设计所必须具备的硬件设计经验与设计思路   1) 产品需求分析   2) 开发可行性分析   3) 系统方案调研   4) 总体架构,CPU选型,总线类型   5) 数据通信与电信领域主流CPU:M68k系列,   PowerPC860,PowerPC8240,8260体系结构,性能及对比   6) 总体硬件结构设计及应注意的问题   7) 通信接口类型选择   8) 任务分解   9) 最小系统设计   10) PCI总线知识与规范   11) 如何在总体设计阶段避免出现致命性错误   12) 如何合理地进行任务分解以达到事半功倍的效果?   13) 项目案例:中、低端路由器等 二. 硬件原理图设计技术   目的:通过具体的项目案例,详细进行原理图设计全部经验,设计要点与精髓揭密。   1) 电信与数据通信领域主流CPU的原理设计经验与精华   2) Intel公司PC主板的原理图设计精髓   3) 网络处理器的原理设计经验与精华   4) 总线结构原理设计经验与精华   5) 内存系统原理设计经验与精华   6) 数据通信与电信领域通用物理层接口的原理设计经验与精华   7) 电信与数据通信设备常用的WATCHDOG的原理设计经验与精华   8) 电信与数据通信设备系统带电插拔原理设计经验与精华   9) 晶振与时钟系统原理设计经验与精华   10) PCI总线的原理图设计经验与精华   11) 项目案例:中、低端路由器等 原理图设计中要注意的问题: 原理图设计中要有“拿来主义”,现在的芯片厂家一般都可以提供参考设计的原理图,所以要尽量的借助这些资源,在充分理解参考设计的基础上,做一些自己的发挥。当主要的芯片选定以后,最关键的外围设计包括了电源,时钟和芯片间的互连。 电源是保证硬件系统正常工作的基础,设计中要详细的分析:系统能够提供的电源输入;单板需要产生的电源输出;各个电源需要提供的电流大小;电源电路效率;各个电源能够允许的波动范围;整个电源系统需要的上电顺序等等。比如A项目中的网络处理器需要1.25V作为核心电压,要求精度在+5%- -3%之间,电流需要12A左右,根据这些要求,设计中采用5V的电源输入,利用Linear的开关电源控制器和IR的MOSFET搭建了合适的电源供应电路,精度要求决定了输出电容的ESR选择,并且为防止电流过大造成的电压跌落,加入了远端反馈的功能。 时钟电路的实现要考虑到目标电路的抖动等要求,A项目中用到了GE的PHY器件,刚开始的时候使用一个内部带锁相环的零延时时钟分配芯片提供100MHz 时钟,结果GE链路上出现了丢包,后来换成简单的时钟Buffer器件就解决了丢包问题,分析起来就是内部的锁相环引入了抖动。 芯片之间的互连要保证数据的无误传输,在这方面,高速的差分信号线具有速率高,好布线,信号完整性好等特点,A项目中的多芯片间互连均采用了高速差分信号线,在调试和测试中没有出现问题。 需要熟悉各种电平标准,保证电平匹配。 三.硬件PCB图设计   目的:通过具体的项目案例,进行PCB设计全部经验揭密,使你迅速成长为优秀的硬件工程师   1) 高速CPU板PCB设计经验与精华   2) 普通PCB的设计要点与精华   3) PowerPC、ARM、MIPS、单片机的PCB设计精华   4) Intel公司PC主板的PCB设计精华   5) PC主板、工控机主板、电信设备用主板的PCB设计经验精华   6) 国内著名通信公司PCB设计规范与工作流程   7) PCB设计中生产、加工工艺的相关要求   8) 高速PCB设计中的传输线问题   9) 电信与数据通信领域主流CPU(PowerPC系列)的PCB设计经验与精华   10) 电信与数据通信领域通用物理层接口(百兆、千兆以太网,ATM等)的PCB设计经验与精华   11) 网络处理器的PCB设计经验与精华   12) PCB步线的拓扑结构极其重要性   13) PCI步线的PCB设计经验与精华   14) SDRAM、DDR SDRAM(125/133MHz)的PCB设计经验与精华   15) 项目案例:中端路由器PCB设计   PCB设计中要注意的问题:   PCB设计中要做到目的明确,对于重要的信号线要非常严格的要求布线的长度和处理地环路,而对于低速和不重要的信号线就可以放在稍低的布线优先级上。重要的部分包括:电源的分割;内存的时钟线,控制线和数据线的长度要求;高速差分线的布线等等。  项目中使用内存芯片实现了1G大小的DDR memory,针对这个部分的布线是非常关键的,要考虑到控制线和地址线的拓扑分布,数据线和时钟线的长度差别控制等方面,在实现的过程中,根据芯片的数据手册和实际的工作频率可以得出具体的布线规则要求,比如同一组内的数据线长度相差不能超过多少个mil,每个通路之间的长度相差不能超过多少个mil等等。当这些要求确定后就可以明确要求PCB设计人员来实现了,如果设计中所有的重要布线要求都明确了,可以转换成整体的布线约束,利用CAD中的自动布线工具软件来实现PCB设计,这也是在高速PCB设计中的一个发展趋势。 四.硬件调试 目的:以具体的项目案例,传授硬件调试、测试经验与要点   1) 硬件调试等同于黑箱调试,如何快速分析、解决问题?   2) 大量调试经验的传授;   3) 如何加速硬件调试过程;   4) 如何迅速解决硬件调试问题;   5) DATACOM终端设备的CE测试要求。   当准备调试一块板的时候,一定要先认真的做好目视检查,检查在焊接的过程中是否有可见的短路和管脚搭锡等故障,检查是否有元器件型号放置错误,第一脚放置错误,漏装配等问题,然后用万用表测量各个电源到地的电阻,以检查是否有短路,这个好习惯可以避免贸然上电后损坏单板。调试的过程中要有平和的心态,遇见问题是非常正常的,要做的就是多做比较和分析,逐步的排除可能的原因,要坚信“凡事都是有办法解决的”和“问题出现一定有它的原因”,这样最后一定能调试成功。 五.软硬件联合调试   1) 如何判别是软件的错?   2) 如何与软件进行联合调试?   3) 大量的联合调试经验的传授。 总结: 现在从技术的角度来说,每个设计最终都可以做出来,但是一个项目的成功与否,不仅仅取决于技术上的实现,还与完成的时间,产品的质量,团队的配合密切相关,所以良好的团队协作,透明坦诚的项目沟通,精细周密的研发安排,充裕的物料和人员安排,这样才能保证一个项目的成功。 一个好的硬件工程师实际上就是一个项目经理,他/她需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现。还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,他/她要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计。与此同时,还要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装。在调试的过程中他/她要组织好软件工程师来一起攻关调试,配合测试工程师一起解决测试中发现的问题,等到产品推出到现场,如果出现问题,还需要做到及时的支持。所以做一个硬件设计人员要锻炼出良好的沟通能力,面对压力的调节能力,同一时间处理多个事务的协调和决断能力和良好平和的心态等等。 能力要求 还有细心和认真,因为硬件设计上的一个小疏忽往往就会造成非常大的经济损失,比如以前碰到一块板在PCB设计完备出制造文件的时候误操作造成了电源层和地层连在了一起,PCB板制造完毕后又没有检查直接上生产线贴装,到测试的时候才发现短路问题,但是元器件已经都焊接到板上了,结果造成了几十万的损失。所以细心和认真的检查,负责任的测试,不懈的学习和积累,才能使得一个硬件设计人员持续不断的进步,而后术业有所小成。 工程开发一个重要特点就是“踩在前人的足迹”,就是通过过去几十上百年的工程实践,对于各种情况有了很多经验数据和经验方法,比如对于PCB layout来说,基本上每个公司都有自己的design guidelines/check list,这就是公司在过去很多项目中总结出来的,每一条可以说都付出了“血”的代价,这是对于板级设计来说了;对于核心芯片和器件,就更是如此了,芯片 或器件公司几十数百人历时数年搞出来的一款芯片和器件,又岂是你通过几百页datasheet可以彻底理解的。 大多数情况下,知道主要接口,参数,功能和性能就足够了,尤其是芯片/器件公司提供的design guidelines或者application notes,里面一般都是芯片/器件工程师的肺腑之言,经验之谈,一般来说没有个十年二十年工作经验的工程师是写不了这些东西的。 看起来虽然很简单,看起来像是废话,但是细细分析,结合电路定理和电磁定律,略微分析,就会发现简直字字珠玑。刚毕业的好学生(一般来说学习好,喜欢 啃难题,学习能力强,求知欲强)初干硬件设计,就会发现涉及的知识点和技术要点太多了,如果这个知识点想要理解透彻,那个知识点也要理解透彻,会发现一天 24小时根本不够用,但是对不起,公司请你过来不是让你学习的,是要干硬件设计的,过一个月就要见原理图了,你还在这捧着OrCAD手册一个命令一个命令 学习OrCAD使用技巧,研究为啥要有串行电阻呢,研究这个电容是取0.1uF还是0.01uF.。 有求知欲是好事,但是那是在工作之余,项目之余,虚心向前辈学习,尽量利用各种design guidelines,尽快完成设计工作,记录自己的知识缺点,在业余时间努力学习,理解透彻,通过设计验证/测试,加深对于知识点的了解,这才是正确的工作方法。 我在刚毕业的时候欣喜的发现传输线理论太重要了,遂花了一个月把传输线理论努力了一把,并推导了大量公式进行验证,其实总结起来就是几句话,阻抗匹 配,如果接收端阻抗大于发送端,信号会怎么样;如果小于,信号会怎么样;如果开路,会怎么样;如果短路,会怎么样,这几条基本每本信号完整性的书上都会介 绍,也不会有很复杂的数学公式推导,知道就行了,然后就是如何平衡发射端的阻抗,串行电阻,PCB阻抗,匹配阻抗等等,都是简单的数学公式。 关于硬件设计的各种技术/标准/芯片/器件都要知道,需要的时候,能够信手拈来,功能性能,参数特性,优点缺点。 快速学习的能力: 一方面,通信技术,标准,芯片更新的太快了,快到你根本来不及系统的了解它,只能通过特定的项目,需求进行了解;另一方面对于公司来说,需要做的硬件 产品也是变化很快,客户需要T1, E1, PDH, SDH,Ethernet, VoIP, Switch, Router, 没有人是什么都懂的,都需要能够结合客户的需求,选择的芯片方案进行详细了解,尤其对于接口协议和电气特性。 通信协议和标准的理解: 通信设备,顾名思义,就是用来实现多种通信协议(比如T1, E1, V.35,PDH, SDH/SONET, ATM, USB, VoIP, WiFi, Ethernet, TCP/IP,RS232等等常用协议)实现通信的设备,各种电路,PCB板,电源都是为了通信协议服务的。 通信协议一般都是由芯片实现,要么是成熟的 ASIC,要么是自己开发的FPGA/CPLD,芯片工程师或者FPGA工程师比硬件工程师跟靠近通信协议,他们需要对于通信协议理解很透彻,实现各种逻 辑上的状态机以及满足协议规定的电气参数标准。按照OSI的七层模型,硬件工程师尤其需要专注于一层物理层和二层数据链路层的协议标准,以 Ethernet距离,物理层是由PHY/transceiver芯片完成,数据链路层是由MAC/switch 芯片完成,对于从事Ethernet相关开发的硬件工程师来说,需要对于PHY和Switch芯片理解透彻,从编码方式,电气参数,眼图标准,模板,信号 频率到帧格式,转发处理逻辑,VLAN等等。 对于传统PDH/SDH/SONET设备就更是如此,PDH/SDH/SONET是更硬件的设备,就是说主要协议都是通过ASIC实现的,软件的功能 主要是管理,配置,监视,告警,性能,对于硬件工程师来说,必须要熟悉使用的相关协议和接口标准,尤其对于电气规范,眼图模板,这样在设计验证的时候才能胸有成竹。 写文档的能力: 诚如软件设计一样,好的软件设计需要好的设计文档,明确需求,实现什么功能,达到什么验收标准,随着芯片集成度的增加,接口速率的提高,单板复杂度的 提高,硬件设计也越来越复杂以及对应热稳定性,可靠性,电磁兼容,环境保护的要求,已经不是通过小米加步木。仓的游击战可以解决了,每一个硬件项目都是一 场战争,都需要好好的规划,好好的分析,这就需要好好做文档。 对于硬件工程师来说,最重要的文档有两个:一个是硬件设计规范(HDS : hardware design specification)和硬件测试报告(一般叫EVT:Engineering Validation Test report或者DVT: Design Validation Test report),对于HDS的要求是内容详实,明确,主芯片的选择/硬件初始化,CPU的选择和初始化,接口芯片的选择/初始化/管理,各芯片之间连接关 系框图(Block Diagram),DRAM类型/大小/速度,FLASH类型/大小/速度,片选,中断,GPIO的定义,复位逻辑和拓扑图,时钟/晶振选择/拓 扑,RTC的使用,内存映射(Memory map)关系, I2C器件选择/拓扑,接口器件/线序定义,LED的大小/颜色/驱动,散热片,风扇,JTAG,电源拓扑/时序/电路等等。 对于DVT来说,要求很简单也很复杂:板卡上有什么接口,芯片,主要器件,电路,就要测试什么,尤其在板卡正常工作的情况下的电源/电压/纹波/时 序,业务接口的眼图/模板,内部数据总线的信号完整性和时序(如MII, RGMII, XAUI, PCIe,PCM bus, Telecom Bus, SERDES, UART等等),CPU子系统(如时钟,复位,SDRAM/DDR,FLASH接口)。 好的硬件工程师无论是做的文档还是报道都是令人一目了然,这个硬件系统需要用什么方案和电路,最后验证测试的结果如何。内容详实,不遗漏各种接口/电路;简单名了,不说废话;图文并茂,需要的时候一个时序图,一个示波器抓图就很能说明问题了。 仪表/软件的使用能力: 仪表包括电烙铁,万用表,示波器,逻辑分析仪,误码仪,传输分析仪,以太网测试仪Smartbits/IXIA,热量计,衰减器,光功率计,射频信号 强度计等等;软件包括Office(Outlook,Word, Excel, PowerPoint, Project, Visio),PDF,常用原理图软件Pads或者OrCAD,常用PCB软件Pads或者Allegro,Allegro Viewer,电路仿真软件PSPICE,信号仿真软件HyperLynx等等。 无论仪表还是软件,在政治经济学里说都是生产工具,都是促进生产力提高的,作为硬件工程师来说,这些仪表和软件就是手中的木。仓炮,硬件工程师很大一 部分能力的体现都在与仪表和软件的使用上,尤其对于原理图软件和示波器的使用,更是十分重要,原理图软件的使用是硬件设计的具体实现,通过一个个器件的摆 放,一个个NET的连接,构成了是十分复杂的硬件逻辑软件,是整个硬件设计的核心工作,任何一个原理图上的失误和错误造成的损失都是巨大的,真是“如履薄 冰,战战兢兢”。 另外,原理图软件的使用还体现在原理图的美观上,好的设计,简单明了,注释明确,无论是谁,顺着思路就能很快搞清楚设计意图,需要特别注意之处,不好 的设计,东一个器件,西一个器件,没有逻辑,命名怪异,难以理解,日后维护起来相当麻烦;示波器在所有测试仪表之中,对于硬件工程师是最重要的,无论原理 图还是PCB都是设计工作,但是任何设计都需要仔细的验证测试,尤其在信号方面,都需要大量的示波器工作,不会正确的使用示波器根本谈不上正确的验证,接 地有没有接好,测试点的选择,触发的选择,延时的选择,幅度、时间的选择,都决定着测试的结果。如果错误的使用示波器必然带来错误的测试结果,这种情况 下,有可能本来是错误的设计被误认为是正确的,带来巨大的隐患;本来是正确的设计被误认为是错误的,带来大量的时间精力浪费。 电路设计的能力: 随着芯片集成度的提高,硬件设计似乎变简单了。首先是逻辑连接,其次考虑信号完整性需要的串行电阻选择和并行电容选择,电源滤波,退耦。不过对于好的 硬件工程师来说,简单的逻辑连接(这个芯片的同样总线的输出接另一个芯片的输入,等等),只是硬件设计的最基本技能,电路是芯片功能,通信协议和各种软件 的载体,没有对电路的深入理解,根本谈不上对硬件设计的深入理解,尤其对于芯片后面列的电气性能参数或者离散器件各种参数的理解,胡乱乱接,可能在 3.3V的总线上可以工作,但是现在工作电压已经降到1V了,什么概念,信号线上的噪声都已经大到可以使采样出现误判了,随着信号速率的提高和工作电压的 降低,数字信号已经越来越模拟化了,这就需要对于PCB的阻抗,容抗,感抗,离散器件(电阻,电容,电感,二极管,三极管,MOSFET,变压器 等),ASIC的接口电气参数深入了解,这都需要对电路原理,模拟电路甚至电磁场理论深入学习,电路可以说是电磁场理论的子集,没有电磁场理论的理解,根 本谈不上对于电容,电感,串扰,电磁辐射的理解。 尤其对于电源电路设计上,现在芯片电压多样化,电压越来越低,电流越来越大,运营商对于通信设备功耗的严格要求,散热要求,对于电源设计的挑战越来越 大。可以说,对于一个硬件设计来说,40%的工作都是在于电源电路的原理图/PCB设计和后期测试验证,电源电路设计是硬件工程师电路能力的集中体现,各 种被动器件、半导体器件、保护器件、DC/DC转换典型拓扑,都有很多参数,公式需要考虑到,计算到。 6.沟通和全局控制的能力: 硬件工程师在一个硬件项目中,一般处于Team leader的作用,要对这个硬件项目全权负责,需要协调好PCB工程师,结构工程师,信号完整性工程师,电磁兼容工程师等各种资源,并与产品经理,项目 经理,软件工程师,生产工程师,采购工程师紧密配合,确保各个环节按部就班,需要对整个项目计划了然于胸,各个子任务的发布时间,对于可能出现的技术难题 和风险的估计,控制。
广告